CY7C68000A
的MoBL -USB TX2 USB 2.0 UTMI
收发器
的MoBL -USB TX2特点
UTMI标准/ USB 2.0认证的设备操作
两个USB 2.0高速进行操作（ HS ）
480兆比特/秒，全速（ FS ） ， 12兆位/秒
优化的无缝接口与英特尔
为Monahans
应用处理器
三态模式允许共享UTMI总线与其他
器件
串行到并行和并行到串行的转换
8位单向， 8位双向或16位双向
外部数据接口
同步场和EOP检测在接收数据包
同步场和EOP代上传输数据包
从USB串行流数据和时钟恢复
位填充/拆箱;位填充错误检测
分期注册管理，由于位数据速率变化
填充/拆箱
16位30 MHz和8位60兆赫兹的并行接口
能够FS和HS终端之间切换
信号
支持USB检测复位，挂起和恢复
支持HS识别和检测的定义
USB 2.0连接特定阳离子
支持恢复信号的传输
3.3V操作
两种封装选择： 56引脚QFN和56引脚VFBGA
所有需要的终端，其中包括1.5千欧拉起
DPLUS ，是内部的芯片
支持USB 2.0测试模式
赛普拉斯的MoBL -USB TX2是一个通用串行总线
（ USB ）规范修订版2.0收发器，串行/ deseri-
串行化器，为16位，30 MHz或8并行接口
位，在60兆赫。所述的MoBL -USB TX2提供了一个高速
工作在最大的物理层接口
允许USB 2.0的带宽。这允许系统设计者
保持复杂的高速模拟USB组件
外部的数字ASIC这降低了开发时间
以及相关的风险。一个标准的接口，提供了一种可
USB 2.0认证，并符合收发器宏单元
接口（ UTMI ）标准版1.05日期为2001年3月29日。
本产品还经过优化可用于无缝连接
Monahans的-P & -L应用处理器。它一直
其特征在于由Intel和被推荐作为在USB 2.0
选择的UTMI收发器，其Monahans的处理器。这是
也能三态的UTMI总线，同时暂停
允许总线与其他设备共享。
两个包被定义为家庭： 56引脚QFN和
56引脚VFBGA 。
的功能框图如下所示。
框图
TRI -STATE
赛普拉斯半导体公司
文件编号： 38-08052牧师* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年11月16日
CY7C68000A
应用
移动应用程序
- 智能手机
PDA手机
游戏手机
MP3播放器
便携式媒体播放器（ PMP ）
GPS跟踪装置
消费类应用
相机
扫描仪
DSL调制解调器
内存卡读卡器
非消费类应用
联网
无线局域网
主页PNA
接口引脚与其他设备共享。这是有价值的
在手机应用中， GPIO的是在
溢价。输出和IO的将是三态 50ns的
在启用以下三态模式，并且将驱动
下面的三态模式为50ns被禁用。所有输入必须
不能留在三态模式，而浮动。
当经过一个暂停恢复， PLL稳定近似
200左右
s
后暂停引脚变为高电平。
复位引脚
一个输入管脚（复位）复位芯片。该引脚具有滞后
而且是根据UTMI规范高电平有效。该
内部PLL稳定约200
s
经过V
CC
有
达到3.3伏。
线路状态。
线路状态输出引脚LineState [ 1 ： 0 ]由combi-驱动
国家逻辑，并且可以在“J”和“K”之间切换
状态。它们是同步的CLK信号为有效
信号。在CLK边缘状态的这些行反映
将USB数据线的状态。在时钟边沿的“0”位
该LineState引脚是DPLUS线和“1”位的状态
LineState的是DMINUS线。同步后，在设定
向上并按住LineState的时序是相同的平行
数据总线。
全速与高速选择
在FS与HS是通过使用两个XcvrSelect的完成，
该TermSelect输入信号。该TermSelect信号使
1.5千欧拉起到DPLUS引脚。当TermSelect
为低电平，一个SE0断言的USB提供的HS
终止并产生总线上的HS空闲状态。该
XcvrSelect信号是用于选择任一对FS传输控制
的收发机或HS收发器。通过设置这个引脚A'0 “的
HS收发器的选择和设置该位为A'1 '的
FS的收发信机被选中。
操作模式
操作模式由OPMODE信号控制。
该
OPMODE
信号能抑制正常的
收发信机的操作和唤起特殊测试模式。
这些模式将立即生效，并采取优先
在任何挂起的数据操作。的传输数据速率
当IN
OPMODE
取决于国家
XcvrSelect
输入。
OPMODE [1 ：0]的
00
01
10
11
模式
0
1
2
3
描述
正常工作
非驱动
禁用位填充和NRZI
编码
版权所有
功能概述
此芯片的功能在下面的章节中描述。
USB信号传输速度
在的MoBL -USB TX2工作在两个定义的速率
USB 2.0规格，日期为2000年4月27日。
全速，与12 Mbps的信号比特率
高速， 480 Mbps的信号比特率
所述的MoBL -USB TX2不支持低速（ LS）的
信令为1.5Mbps速率。
收发器时钟频率
在的MoBL -USB TX2具有使用片上振荡器电路
外部24 MHz的（ ±100 ppm的）晶体以下
特性：
并联谐振
基本模式
500
W
驱动电平
27-33 PF（ 5 ％容差）负载电容
一个片内锁相环（PLL），乘以24兆赫
振荡器到六十○分之三十〇兆赫，所要求的收发器
并行数据总线。默认UTMI接口时钟（CLK）
频率由DataBus16_8销来确定。
巴士
这两个包允许一个8位或16位双向数据总线
数据传输到控制单元。
暂停和三态模式
当的MoBL -USB TX2是未使用时，所述处理器可以
降低功耗是放入挂起模式
使用Suspend引脚。
而在暂停模式，三态模式，可以启用，
这三态输出全部和IO的，允许UTMI
模式0允许收发器能够与正常的USB操作
数据进行解码和编码。
模式1允许收发机逻辑，以支持软
断接功能的三态都HS和FS传输
递质，并删除了任何USB终端，使其
出现到上游端口，该设备已断开
从总线连接的。
文件编号： 38-08052牧师* F
第14页2
CY7C68000A
模式2禁用位填充和NRZI编码逻辑， '1'
从数据总线加载变得'J的上
DPLUS / DMINUS
线和'0'变成'K的。
在DPLUS线。这些电阻器被引入到
的一部分。他们是工厂调整，以满足要求
USB 2.0 。将这些电阻也减小了针
计上的部分。
DPLUS / DMINUS阻抗终止
该CY7C68000A不需要外部电阻器的USB
数据线端接阻抗或外部上拉电阻
引脚分配
以下页面说明个别引脚图是在56引脚QFN和56引脚VFBGA封装。
包提供使用任一8位（60 MHz）或16位（30 MHz）的总线接口。
图1. CY7C68000A 56引脚QFN封装引脚分配
56引脚QFN
DataBus16_8
版权所有
Uni_Bidi
TXVALID
ValidH
56
GND
CLK
V
CC
55
V
CC
D0
D1
D2
D3
D4
54
53
52
51
50
49
48
47
46
45
44
43
TXREADY
暂停
RESET
AV
CC
XTALOUT
XTALIN
AGND
AV
CC
DPLUS
DMINUS
AGND
XcvrSelect
TERMSELECT
OpMode0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
42
41
40
39
38
37
GND
D5
版权所有
D6
D7
D8
D9
版权所有
D10
D11
V
CC
D12
GND
D13
CY7C68000A
56引脚QFN
36
35
34
33
32
31
30
29
文件编号： 38-08052牧师* F
OpMode1
GND
V
CC
LineState0
LineState1
GND
RXVALID
RXACTIVE
RXERROR
TRI -STATE
版权所有
D15
D14
V
CC
第14页3
CY7C68000A
图2. CY7C68000A 56引脚VFBGA引脚分配
1
2
3
4
5
6
7
8
A
1A
2A
3A
4A
5A
6A
7A
8A
B
1B
2B
3B
4B
5B
6B
7B
8B
C
1C
2C
3C
4C
5C
6C
7C
8C
D
1D
2D
7D
8D
E
1E
2E
7E
8E
F
1F
2F
3F
4F
5F
6F
7F
8F
G
1G
2G
3G
4G
5G
6G
7G
8G
H
1H
2H
3H
4H
5H
6H
7H
8H
CY7C68000A引脚说明
表1.引脚说明
[1]
QFN VFBGA
4
8
7
11
9
10
H1
H5
H4
H8
H6
H7
名字
AVCC
AVCC
AGND
AGND
DPLUS
DMINUS
TYPE
动力
动力
动力
动力
I / O / Z
I / O / Z
默认
不适用
不适用
不适用
不适用
Z
Z
描述
模拟V
CC
这个信号提供电源给该芯片的模拟部分。
模拟V
CC
这个信号提供电源给该芯片的模拟部分。
模拟地
连接到地面尽可能短的路径越好。
模拟地
连接到地面尽可能短的路径越好。
USB DPLUS信号
连接到USB DPLUS信号。
USB DMINUS信号
连接到USB DMINUS信号。
记
1.未使用的输入不能悬空。领带为高电平或低电平适当。输出是三态应该仅上拉或下拉，以确保
在上电时以及在待机状态下的信号。
文件编号： 38-08052牧师* F
第14页4
CY7C68000A
表1.引脚说明
[1]
（续）
QFN VFBGA
49
48
46
44
43
41
39
38
37
36
34
33
31
29
27
26
50
3
G8
G7
G5
G3
G2
F8
F6
F5
F4
F3
F1
G4
E1
D8
G1
E2
A1
B2
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
CLK
RESET
名字
TYPE
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
产量
输入
不适用
时钟
这个输出是用于时钟信号的接收和发送的并行
公交车：在D [ 0 15 ]的数据。
高电平有效复位
复位整个芯片。该引脚可以连接到V
CC
通过一个0.1 μF电容和GND之间通过一个100多K的电阻为
10毫秒的RC时间常数。
收发器选择
全速（FS）和之间的这种信号，选择
高速（ HS ）收发器：
0 ： HS启用收发器
1 ： FS收发器启用
选择终止
之间的全部之间的这种信号，选择
速度（ FS ）和高速（ HS ）终端：
0 ： HS终止
1 ： FS终止
暂停
放置CY7C68000A在绘制最小的功率模式
从供给。关闭所有不需要的挂起/恢复模块
操作。虽然暂停，
TERMSELECT
必须始终FS模式
以确保1.5千欧拉起DPLUS保持供电。
0 ： CY7C68000A电路图纸挂起电流
1 ： CY7C68000A电路图纸正常电流
三态模式启用
宿CY7C68000A进入三态模式
这三州所有输出和IO的。三态模式只能启用
而暂停。
0 ：禁止三态模式
1 ：启用三态模式
线路状态。
这些信号反映了单端的当前状态
接收器。它们组合到一个“可用” CLK可再
它们是同步的CLK 。它们直接反映的当前状态
DPLUS （ LineState0 ）和DMINUS （ LineState1 ） 。
D- D +说明
0 0 0 ： SE0
0 1 1 ： “J”状态
1 0 2 ： 'K'国
1 1 3 ： SE1
双向数据总线
这个双向总线被用作高8
当在16位模式，以及不使用的数据总线的位中的8位时
位双向模式。根据8位单向模式下，这些比特是
作为数据输出，由TxValid信号选择。
默认
描述
双向数据总线
这个双向总线被用作整个数据
总线的8位双向模式或者至少显著8位中的
16位模式。根据8位单向模式下，这些位被用来作为
输入数据，由RxValid信号选择。
12
B3
XcvrSelect
输入
不适用
13
B4
TERMSELECT
输入
不适用
2
B1
暂停
输入
不适用
24
B8
TRI -STATE
输入
19
C2
LineState1
产量
文件编号： 38-08052牧师* F
第14页5
CY7C68000A
的MoBL -USB TX2 USB 2.0 UTMI
收发器
的MoBL -USB TX2特点
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
支持恢复信号的传输
3.3V操作
两种封装选择： 56引脚QFN和56引脚VFBGA
所有需要的终端，其中包括1.5千欧拉起
DPLUS ，是内部的芯片
支持USB 2.0测试模式
UTMI兼容和USB 2.0认证的设备操作
可以工作在USB 2.0高速（ HS ） ， 480兆比特/秒，
和全速（ FS ） ， 12兆位/秒
优化的无缝接口与英特尔
Monahans的应用程序
阳离子处理器
三态模式实现与其他设备共享UTMI总线
串行至并行和并行到串行的转换
8位单向， 8位双向或16位双向
外部数据接口
同步场和EOP检测在接收数据包
同步场和EOP代上传输数据包
从USB串行流数据和时钟恢复
位填充和拆箱;位填充错误检测
暂存寄存器来管理数据传输速率的变化，由于位
馅和拆箱
16位的30兆赫和8位60MHz的并行接口
能够FS和HS终端和信号之间切换
支持USB检测复位，挂起和恢复
支持HS鉴定和检测由USB定义
2.0规范
赛普拉斯的MoBL -USB TX2是一个通用串行总线（ USB ）
规范修订版2.0收发器，串行器和解串器，在
是16位的，30 MHz或8位，在60并行接口
兆赫。所述的MoBL -USB TX2提供一个高速物理层
接口，能够以最大允许的USB 2.0
带宽。这使得系统设计者以保持
外部的复杂的高速模拟USB组件
数字ASIC 。这减少了开发时间和相关联的
风险。一个标准的USB 2.0认证接口提供，是
兼容收发器宏单元接口（ UTMI ） specifi-
阳离子版本1.05日期2001年3月29日。
本产品还经过优化可用于无缝连接
Monahans的-P & -L应用处理器。它一直字符
由英特尔terized ，并推荐为USB 2.0传输UTMI
ceiver其Monahans的处理器选择。它也能够
的三态化UTMI总线，而悬浮，以使总线
要与其它设备共享。
两个包被定义为家庭： 56引脚QFN和56引脚
VFBGA 。
该功能框图如下。
逻辑框图
TRI -STATE
赛普拉斯半导体公司
文件编号： 38-08052牧师* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年10月5日
[+ ]反馈
CY7C68000A
应用
移动应用程序
■
■
■
■
■
■
智能手机
PDA手机
手机游戏
MP3播放器
便携式媒体播放器（ PMP ）
GPS跟踪装置
相机
扫描仪
DSL调制解调器
存储卡读卡器
一个片内锁相环路（PLL）倍频24MHz的振荡
荡器最多30或60兆赫，所要求的并行收发器
数据总线。默认UTMI接口时钟（CLK）的频率是
由DataBus16_8引脚决定。
巴士
这两个包使8位或16位双向数据总线，用于
数据传输到控制单元。
暂停和三态模式
当的MoBL -USB TX2是未使用时，所述处理器减少
功耗是放入使用Suspend模式
暂停引脚。
而在暂停模式，三态模式可以启用，这
三态输出全部和IO ，使UTMI接口引脚
可与其他设备共享。这是在移动手持机有价值
的应用，其中的GPIO是非常宝贵的。输出和
IOS均为三态 50ns的时候启用三态模式，并
驱动 50ns的时候三态模式被禁用。所有输入切不可
悬空而在三态模式。
当经过一个暂停恢复， PLL稳定近似
200左右
μs
后暂停引脚变为高电平。
消费类应用
■
■
■
■
非消费类应用
■
■
■
联网
无线局域网
首页PNA
复位引脚
一个输入管脚（复位）复位芯片。该引脚具有滞后性和
是根据UTMI规范高电平有效。内部
PLL稳定约200
μs
经过V
CC
已达到3.3V 。
功能概述
此芯片的功能在下面描述
章节：
线路状态。
线路状态输出引脚LineState [ 1 ： 0 ]通过组合驱动
tional逻辑，并且可以在“J”和“K”之间切换
状态。它们是同步的CLK信号为有效
信号。在CLK的边缘，这些线路的状态反映国家
的USB数据线。在时钟边沿的“0”位的
LineState销是DPLUS线的状态和“1”位
LineState是DMINUS线。同步后，设置
按住LineState的时序是相同的并行数据
总线。
USB信号传输速度
在的MoBL -USB TX2工作在两个定义的速率
USB 2.0规格，日期为2000年4月27日。
■
■
全程高速，与12 Mbps的信号比特率
高速， 480 Mbps的信号比特率
所述的MoBL -USB TX2不支持的LS信号的速率
1.5 Mbps的。
收发器时钟频率
在的MoBL -USB TX2具有使用片上振荡器电路
外部24 MHz的（ ±100 PPM ）的晶体具有以下字符
开创性意义：
■
■
■
■
全速与高速选择
在FS与HS是通过使用两个XcvrSelect的做
和TermSelect输入信号。该TermSelect信号使
1.5千欧拉起到DPLUS引脚。当TermSelect是
驱动为低电平，一个SE0断言的USB提供的HS
终止并产生总线上的HS空闲状态。该
XcvrSelect信号是用于选择任一对FS传输控制
的收发机或HS收发器。通过该引脚设置为“0”的HS
收发器的选择和设置该位为A'1 '的FS
收发信机被选中。
并联谐振
基本模式
500
μW
驱动电平
27到33 pF （ 5 ％容差）负载电容
文件编号： 38-08052牧师* G
分页： 15 2
[+ ]反馈
CY7C68000A
操作模式
操作模式由OPMODE信号控制。
该OPMODE信号能够抑制通常运转
收发信机和唤起特殊测试模式。这些模式
立即生效，并且优先于任何悬而未决
数据的操作。的传输数据速率在OPMODE时
取决于XcvrSelect输入的状态。
OPMODE [1 ：0]的
00
01
10
11
模式
0
1
2
3
描述
正常工作
非驱动
禁用位填充和NRZI
编码
版权所有
模式0使得收发器能够与正常的USB数据操作
解码和编码。
模式1使收发器逻辑来支持软断开连接
功能三态都HS和FS发射器和
将删除任何USB终端，使其出现一个
该设备与总线相连的上游端口。
模式2禁用位填充和NRZI编码逻辑， '1'装
从数据总线变为'J的上DPLUS / DMINUS线
和'0'变成'K的。
DPLUS / DMINUS阻抗终止
该CY7C68000A不需要外部电阻器的USB
数据线端接阻抗或外部上拉电阻
在DPLUS线。这些电阻器被掺入一部分。
他们是工厂调整，以满足USB 2.0的要求。
将这些电阻也减小了引脚数量
的一部分。
文件编号： 38-08052牧师* G
第15 3
[+ ]反馈
CY7C68000A
销刀豆网络gurations
以下页面说明个别引脚图是在56引脚QFN和56引脚VFBGA封装。
包提供使用任一8位（60 MHz）或16位（30 MHz）的总线接口。
图1. CY7C68000A 56引脚QFN封装引脚分配
DataBus16_8
版权所有
Uni_Bidi
TXVALID
ValidH
56
GND
CLK
V
CC
55
V
CC
D0
D1
D2
D3
D4
54
53
52
51
50
49
48
47
46
45
44
43
TXREADY
暂停
RESET
AV
CC
XTALOUT
XTALIN
AGND
AV
CC
DPLUS
DMINUS
AGND
XcvrSelect
TERMSELECT
OpMode0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
42
41
40
39
38
37
GND
D5
版权所有
D6
D7
D8
D9
版权所有
D10
D11
V
CC
D12
GND
D13
CY7C68000A
56引脚QFN
36
35
34
33
32
31
30
29
文件编号： 38-08052牧师* G
OpMode1
GND
V
CC
LineState0
LineState1
GND
RXVALID
RXACTIVE
RXERROR
TRI -STATE
版权所有
D15
D14
V
CC
第15 4
[+ ]反馈
CY7C68000A
图2. CY7C68000A 56引脚VFBGA引脚分配
1
2
3
4
5
6
7
8
A
1A
2A
3A
4A
5A
6A
7A
8A
B
1B
2B
3B
4B
5B
6B
7B
8B
C
1C
2C
3C
4C
5C
6C
7C
8C
D
1D
2D
7D
8D
E
1E
2E
7E
8E
F
1F
2F
3F
4F
5F
6F
7F
8F
G
1G
2G
3G
4G
5G
6G
7G
8G
H
1H
2H
3H
4H
5H
6H
7H
8H
文件编号： 38-08052牧师* G
第15个5
[+ ]反馈
CY7C68000A
的MoBL -USB TX2 USB 2.0 UTMI
收发器
的MoBL -USB TX2特点
UTMI标准/ USB 2.0认证的设备操作
两个USB 2.0高速进行操作（ HS ）
480兆比特/秒，全速（ FS ） ， 12兆位/秒
优化的无缝接口与英特尔
为Monahans
应用处理器
三态模式允许共享UTMI总线与其他
器件
串行到并行和并行到串行的转换
8位单向， 8位双向或16位双向
外部数据接口
同步场和EOP检测在接收数据包
同步场和EOP代上传输数据包
从USB串行流数据和时钟恢复
位填充/拆箱;位填充错误检测
分期注册管理，由于位数据速率变化
填充/拆箱
16位30 MHz和8位60兆赫兹的并行接口
能够FS和HS终端之间切换
信号
支持USB检测复位，挂起和恢复
支持HS识别和检测的定义
USB 2.0连接特定阳离子
支持恢复信号的传输
3.3V操作
两种封装选择： 56引脚QFN和56引脚VFBGA
所有需要的终端，其中包括1.5千欧拉起
DPLUS ，是内部的芯片
支持USB 2.0测试模式
赛普拉斯的MoBL -USB TX2是一个通用串行总线
（ USB ）规范修订版2.0收发器，串行/ deseri-
串行化器，为16位，30 MHz或8并行接口
位，在60兆赫。所述的MoBL -USB TX2提供了一个高速
工作在最大的物理层接口
允许USB 2.0的带宽。这允许系统设计者
保持复杂的高速模拟USB组件
外部的数字ASIC这降低了开发时间
以及相关的风险。一个标准的接口，提供了一种可
USB 2.0认证，并符合收发器宏单元
接口（ UTMI ）标准版1.05日期为2001年3月29日。
本产品还经过优化可用于无缝连接
Monahans的-P & -L应用处理器。它一直
其特征在于由Intel和被推荐作为在USB 2.0
选择的UTMI收发器，其Monahans的处理器。这是
也能三态的UTMI总线，同时暂停
允许总线与其他设备共享。
两个包被定义为家庭： 56引脚QFN和
56引脚VFBGA 。
的功能框图如下所示。
框图
TRI -STATE
赛普拉斯半导体公司
文件编号： 38-08052牧师* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年11月16日
CY7C68000A
应用
移动应用程序
- 智能手机
PDA手机
游戏手机
MP3播放器
便携式媒体播放器（ PMP ）
GPS跟踪装置
消费类应用
相机
扫描仪
DSL调制解调器
内存卡读卡器
非消费类应用
联网
无线局域网
主页PNA
接口引脚与其他设备共享。这是有价值的
在手机应用中， GPIO的是在
溢价。输出和IO的将是三态 50ns的
在启用以下三态模式，并且将驱动
下面的三态模式为50ns被禁用。所有输入必须
不能留在三态模式，而浮动。
当经过一个暂停恢复， PLL稳定近似
200左右
s
后暂停引脚变为高电平。
复位引脚
一个输入管脚（复位）复位芯片。该引脚具有滞后
而且是根据UTMI规范高电平有效。该
内部PLL稳定约200
s
经过V
CC
有
达到3.3伏。
线路状态。
线路状态输出引脚LineState [ 1 ： 0 ]由combi-驱动
国家逻辑，并且可以在“J”和“K”之间切换
状态。它们是同步的CLK信号为有效
信号。在CLK边缘状态的这些行反映
将USB数据线的状态。在时钟边沿的“0”位
该LineState引脚是DPLUS线和“1”位的状态
LineState的是DMINUS线。同步后，在设定
向上并按住LineState的时序是相同的平行
数据总线。
全速与高速选择
在FS与HS是通过使用两个XcvrSelect的完成，
该TermSelect输入信号。该TermSelect信号使
1.5千欧拉起到DPLUS引脚。当TermSelect
为低电平，一个SE0断言的USB提供的HS
终止并产生总线上的HS空闲状态。该
XcvrSelect信号是用于选择任一对FS传输控制
的收发机或HS收发器。通过设置这个引脚A'0 “的
HS收发器的选择和设置该位为A'1 '的
FS的收发信机被选中。
操作模式
操作模式由OPMODE信号控制。
该
OPMODE
信号能抑制正常的
收发信机的操作和唤起特殊测试模式。
这些模式将立即生效，并采取优先
在任何挂起的数据操作。的传输数据速率
当IN
OPMODE
取决于国家
XcvrSelect
输入。
OPMODE [1 ：0]的
00
01
10
11
模式
0
1
2
3
描述
正常工作
非驱动
禁用位填充和NRZI
编码
版权所有
功能概述
此芯片的功能在下面的章节中描述。
USB信号传输速度
在的MoBL -USB TX2工作在两个定义的速率
USB 2.0规格，日期为2000年4月27日。
全速，与12 Mbps的信号比特率
高速， 480 Mbps的信号比特率
所述的MoBL -USB TX2不支持低速（ LS）的
信令为1.5Mbps速率。
收发器时钟频率
在的MoBL -USB TX2具有使用片上振荡器电路
外部24 MHz的（ ±100 ppm的）晶体以下
特性：
并联谐振
基本模式
500
W
驱动电平
27-33 PF（ 5 ％容差）负载电容
一个片内锁相环（PLL），乘以24兆赫
振荡器到六十○分之三十〇兆赫，所要求的收发器
并行数据总线。默认UTMI接口时钟（CLK）
频率由DataBus16_8销来确定。
巴士
这两个包允许一个8位或16位双向数据总线
数据传输到控制单元。
暂停和三态模式
当的MoBL -USB TX2是未使用时，所述处理器可以
降低功耗是放入挂起模式
使用Suspend引脚。
而在暂停模式，三态模式，可以启用，
这三态输出全部和IO的，允许UTMI
模式0允许收发器能够与正常的USB操作
数据进行解码和编码。
模式1允许收发机逻辑，以支持软
断接功能的三态都HS和FS传输
递质，并删除了任何USB终端，使其
出现到上游端口，该设备已断开
从总线连接的。
文件编号： 38-08052牧师* F
第14页2
CY7C68000A
模式2禁用位填充和NRZI编码逻辑， '1'
从数据总线加载变得'J的上
DPLUS / DMINUS
线和'0'变成'K的。
在DPLUS线。这些电阻器被引入到
的一部分。他们是工厂调整，以满足要求
USB 2.0 。将这些电阻也减小了针
计上的部分。
DPLUS / DMINUS阻抗终止
该CY7C68000A不需要外部电阻器的USB
数据线端接阻抗或外部上拉电阻
引脚分配
以下页面说明个别引脚图是在56引脚QFN和56引脚VFBGA封装。
包提供使用任一8位（60 MHz）或16位（30 MHz）的总线接口。
图1. CY7C68000A 56引脚QFN封装引脚分配
56引脚QFN
DataBus16_8
版权所有
Uni_Bidi
TXVALID
ValidH
56
GND
CLK
V
CC
55
V
CC
D0
D1
D2
D3
D4
54
53
52
51
50
49
48
47
46
45
44
43
TXREADY
暂停
RESET
AV
CC
XTALOUT
XTALIN
AGND
AV
CC
DPLUS
DMINUS
AGND
XcvrSelect
TERMSELECT
OpMode0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
42
41
40
39
38
37
GND
D5
版权所有
D6
D7
D8
D9
版权所有
D10
D11
V
CC
D12
GND
D13
CY7C68000A
56引脚QFN
36
35
34
33
32
31
30
29
文件编号： 38-08052牧师* F
OpMode1
GND
V
CC
LineState0
LineState1
GND
RXVALID
RXACTIVE
RXERROR
TRI -STATE
版权所有
D15
D14
V
CC
第14页3
CY7C68000A
图2. CY7C68000A 56引脚VFBGA引脚分配
1
2
3
4
5
6
7
8
A
1A
2A
3A
4A
5A
6A
7A
8A
B
1B
2B
3B
4B
5B
6B
7B
8B
C
1C
2C
3C
4C
5C
6C
7C
8C
D
1D
2D
7D
8D
E
1E
2E
7E
8E
F
1F
2F
3F
4F
5F
6F
7F
8F
G
1G
2G
3G
4G
5G
6G
7G
8G
H
1H
2H
3H
4H
5H
6H
7H
8H
CY7C68000A引脚说明
表1.引脚说明
[1]
QFN VFBGA
4
8
7
11
9
10
H1
H5
H4
H8
H6
H7
名字
AVCC
AVCC
AGND
AGND
DPLUS
DMINUS
TYPE
动力
动力
动力
动力
I / O / Z
I / O / Z
默认
不适用
不适用
不适用
不适用
Z
Z
描述
模拟V
CC
这个信号提供电源给该芯片的模拟部分。
模拟V
CC
这个信号提供电源给该芯片的模拟部分。
模拟地
连接到地面尽可能短的路径越好。
模拟地
连接到地面尽可能短的路径越好。
USB DPLUS信号
连接到USB DPLUS信号。
USB DMINUS信号
连接到USB DMINUS信号。
记
1.未使用的输入不能悬空。领带为高电平或低电平适当。输出是三态应该仅上拉或下拉，以确保
在上电时以及在待机状态下的信号。
文件编号： 38-08052牧师* F
第14页4
CY7C68000A
表1.引脚说明
[1]
（续）
QFN VFBGA
49
48
46
44
43
41
39
38
37
36
34
33
31
29
27
26
50
3
G8
G7
G5
G3
G2
F8
F6
F5
F4
F3
F1
G4
E1
D8
G1
E2
A1
B2
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
CLK
RESET
名字
TYPE
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
产量
输入
不适用
时钟
这个输出是用于时钟信号的接收和发送的并行
公交车：在D [ 0 15 ]的数据。
高电平有效复位
复位整个芯片。该引脚可以连接到V
CC
通过一个0.1 μF电容和GND之间通过一个100多K的电阻为
10毫秒的RC时间常数。
收发器选择
全速（FS）和之间的这种信号，选择
高速（ HS ）收发器：
0 ： HS启用收发器
1 ： FS收发器启用
选择终止
之间的全部之间的这种信号，选择
速度（ FS ）和高速（ HS ）终端：
0 ： HS终止
1 ： FS终止
暂停
放置CY7C68000A在绘制最小的功率模式
从供给。关闭所有不需要的挂起/恢复模块
操作。虽然暂停，
TERMSELECT
必须始终FS模式
以确保1.5千欧拉起DPLUS保持供电。
0 ： CY7C68000A电路图纸挂起电流
1 ： CY7C68000A电路图纸正常电流
三态模式启用
宿CY7C68000A进入三态模式
这三州所有输出和IO的。三态模式只能启用
而暂停。
0 ：禁止三态模式
1 ：启用三态模式
线路状态。
这些信号反映了单端的当前状态
接收器。它们组合到一个“可用” CLK可再
它们是同步的CLK 。它们直接反映的当前状态
DPLUS （ LineState0 ）和DMINUS （ LineState1 ） 。
D- D +说明
0 0 0 ： SE0
0 1 1 ： “J”状态
1 0 2 ： 'K'国
1 1 3 ： SE1
双向数据总线
这个双向总线被用作高8
当在16位模式，以及不使用的数据总线的位中的8位时
位双向模式。根据8位单向模式下，这些比特是
作为数据输出，由TxValid信号选择。
默认
描述
双向数据总线
这个双向总线被用作整个数据
总线的8位双向模式或者至少显著8位中的
16位模式。根据8位单向模式下，这些位被用来作为
输入数据，由RxValid信号选择。
12
B3
XcvrSelect
输入
不适用
13
B4
TERMSELECT
输入
不适用
2
B1
暂停
输入
不适用
24
B8
TRI -STATE
输入
19
C2
LineState1
产量
文件编号： 38-08052牧师* F
第14页5
QQ：2881677436 复制
