位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第136页 > CY7C1361C-100AXE > CY7C1361C-100AXE PDF资料 > CY7C1361C-100AXE PDF资料1第9页
CY7C1361C/CY7C1363C
功能概述
所有同步输入都会通过由控制输入寄存器
在时钟的上升沿。从最大接入延迟
时钟的上升（T
CDV
）为6.5纳秒（ 133 MHz器件） 。
该CY7C1361C / CY7C1363C支持二级缓存
使用线性或交错突发序列的系统。该
交错突发为了支持Pentium和的i486 处理器。
线性脉冲串序列适合于使用一个处理器
线性突发序列。脉冲串顺序是用户可选择的，并且是
通过抽样的方式输入确定。访问即可
无论使用哪种处理器地址选通（ ADSP ）或启动
控制器地址选通（ ADSC ） 。地址进展
通过脉冲串序列由ADV输入控制。一
2位片上环绕突发计数器捕捉到的第
在一阵顺序寻址和自动递增
解决了的突发访问的其余部分。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
X
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据到所有
4个字节。所有的写操作都简化片上同步
自定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3[2]
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果CE ADSP被忽略
1
is
高。
单写访问发起ADSC
当满足下列条件，这写访问权限启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3[2]
都断言
活跃的， （ 2 ） ADSC为低电平， （ 3 ） ADSP被拉高
高，和（4）的写输入信号（毛重， BWE ，和体重
X
)
表示写访问。 ADSC被忽略，如果ADSP为低电平有效。
给出的地址被加载到地址寄存器
并且该数据串计数器/控制逻辑和递送到存储器
核心内容。呈现给DQ的信息
[A ：D ]
被写入到
指定的地址位置。字节写操作是不允许的。所有I / O都
当写被检测到，即使是字节写三态。由于这
是一种常见的I / O设备，异步OE输入信号必须
被撤消，并在I / O的之前必须到演示文件三态
数据DQ的塔季翁
s
。为安全起见，数据线
的状态被检测到写周期三态一次，而不管
OE 。
突发序列
该CY7C1361C / CY7C1363C提供一个片上2位
在SRAM里回绕突发计数器。该数据串计数器是
受美联储
[1:0]
，并可以按照线性或交错猝发
顺序。突发顺序由MODE的状态决定
输入。一个低电平模式选择线性突发序列。一
上高模式选择交错突发秩序。离开
未连接的方式使设备默认为交错
爆序列。
表1.交错突发地址表
（ MODE =浮动或V
DD
)
第一次
地址
A1: A0
00
01
10
11
第二
地址
A1: A0
01
00
11
10
第三
地址
A1: A0
10
11
00
01
第四
地址
A1: A0
11
10
01
00
单一的读访问
一个单一的读访问开始时，在下列条件
是满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3[2]
全
断言主动和（ 2 ） ADSP或ADSC为低电平（如果
访问由ADSC开始，写输入必须拉高
在这个第一周期） 。出现在地址的地址
输入锁存到地址寄存器和脉冲串
计数器/控制逻辑和提供给存储器核心。如果
OE输入为低电平时，所请求的数据将可用
在数据的最大输出到吨
CDV
后时钟的上升。 ADSP是
如果忽略CE
1
为高。
单写访问发起的ADSP
当满足以下条件，该访问被启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
，CE
3[2]
都断言活跃
（2 ） ADSP被置为低电平。给出的地址是
加载到地址寄存器和突发输入（ GW ， BWE ，
和BW
X
）在这第一个时钟周期被忽略。如果写
输入被置为有效（见
部分真值表进行读/写
第11页上的适当的状态，以指示写操作）上
在下一个时钟的上升，相应的数据将被锁定，并写
入device.Byte写是允许的。所有I / O处于三态
在一个字节写操作。由于这是一种常见的I / O设备时，
异步OE输入信号应被撤消，并在I / O的
必须先对数据的演示文稿的DQ为三态。作为
安全起见，所述数据线是三态的，一旦写周期
被检测到，无论OE的状态。
表2.线性突发地址表（ MODE = GND）
第一次
地址
A1: A0
00
01
10
11
第二
地址
A1: A0
01
10
11
00
第三
地址
A1: A0
10
11
00
01
第四
地址
A1: A0
11
00
01
10
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ的地方
SRAM中在功率节省“睡眠”模式。两个时钟
指令周期才能从这个“休眠”模式进入或退出。
在此模式下，数据的完整性是有保证。访问
当进入“休眠”模式挂起不被视为有效
也不是完成保证其动作。该装置
必须在进入“休眠”模式被取消。 CE
1
，CE
2
,
CE
3[2]
， ADSP和ADSC必须保持非活动状态的持续时间
的t
ZZREC
之后， ZZ输入返回低电平。
第9页的32
文件编号： 38-05541牧师* G
[+ ]反馈
