位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1193页 > CY7C1361C-100AJXC > CY7C1361C-100AJXC PDF资料 > CY7C1361C-100AJXC PDF资料1第13页
初步
指令寄存器
三个位指令可以被串行加载到指令
注册。当它被放置之间的此寄存器被加载
如图所示，在TAP控制器模块TDI和TDO球
图。上电时，指令寄存器装入
IDCODE指令。它还加载IDCODE
如果指令控制器处于复位状态如
在上一节中描述。
当TAP控制器处于Capture -IR状态，两个
至少显著位被装入一个二进制的“ 01”模式，以
允许在板级串行测试数据路径的故障隔离。
旁路寄存器
为了节省时间，当依次通过寄存器移位的数据，它是
有时是有利的，跳过某些芯片。旁路
寄存器是一个单比特寄存器，它可以被放置的
TDI和TDO球。这允许数据通过移位
SRAM具有最小的延迟。旁路寄存器被置为低电平
(V
SS
）当执行BYPASS指令。
边界扫描寄存器
边界扫描寄存器连接到所有的输入和
双向滚珠上的SRAM中。
边界扫描寄存器装入的内容
内存I / O环时， TAP控制器处于Capture -DR
状态，然后在TDI和TDO球时之间放置
控制器移动到Shift-DR状态。在EXTEST ，
SAMPLE / PRELOAD和SAMPLE Z指令可用于
捕捉到的I / O环的内容。
边界扫描顺序表显示的顺序的
位的连接。每个位对应于所述凸块中的一个
关于SRAM封装。寄存器的MSB连接
以TDI和LSB连接到TDO 。
标识（ID ）注册
ID寄存器中装入了一个供应商特定的， 32位的代码
在Capture-DR状态时， IDCODE指令
在指令寄存器加载。 IDCODE已硬连线
入SRAM并且可以被移出时，TAP控制器
在Shift-DR状态。 ID寄存器具有供货商代码和
在识别寄存器描述的其他信息
定义表。
TAP指令集
概观
八个不同的指令可以用三个位
指令寄存器。所有的组合中列出的
指令代码表。这三个指令列
作为保留，不应使用。其他五个指令
系统蒸发散在下文中详细描述的。
在这个SRAM中使用的TAP控制器不能完全兼容
1149.1约定，因为一些强制性1149.1
说明未完全实现。
TAP控制器不能用来加载地址数据或
控制信号到SRAM ，不能预载I / O的
缓冲区。该SRAM不实现1149.1命令
EXTEST和INTEST或预载部分
SAMPLE / PRELOAD ;相反，它执行我的捕获/ O
当这些指令执行环。
CY7C1361C
CY7C1363C
指令在加载到TAP控制器
按住Shift -IR时，指令寄存器处于中间状态
TDI和TDO 。在这种状态下，指令被移位
通过指令通过TDI和TDO球登记。
执行该指令一旦被移入时， TAP
控制器需要移动到更新-IR状态。
EXTEST
EXTEST是一个强制性1149.1指令，就是要
每当指令寄存器载入所有执行
0。 EXTEST未在此SRAM的TAP控制器实现，
因此，这种设备不符合1149.1 。技术咨询
控制器会识别全0的指令。
当EXTEST指令加载到指令
寄存器， SRAM的响应，就好像一个SAMPLE / PRELOAD
指令已被加载。之间有一个区别
这两个指令。不同的是SAMPLE / PRELOAD
指令EXTEST会将SRAM的输出在高-Z
状态。
IDCODE
IDCODE指令导致供应商特定的32位代码
被加载到指令寄存器中。它还会将
TDI和TDO球和允许的指令寄存器
该IDCODE被移出设备时， TAP
控制器进入Shift-DR状态。
IDCODE指令被装载到指令寄存器
在上电时或者每当TAP控制器给出一个测试
逻辑复位状态。
SAMPLE Z
该SAMPLE Z指令导致边界扫描寄存器
要连接的TDI和TDO的球时的TAP之间
控制器处于Shift-DR状态。它还会将所有SRAM输出
进入高阻状态。
采样/预
SAMPLE / PRELOAD是1149.1强制性指令。当
在SAMPLE / PRELOAD指令加载到在 -
梁支寄存器和TAP控制器处于Capture -DR
状态，在输入和输出引脚上的数据的快照时结
捕获的原始图像中的边界扫描寄存器。
用户必须意识到， TAP控制器时钟只能
工作在频率高达20 MHz ，而SRAM时钟
经营超过幅度快一个数量级。因为
还有，在时钟频率有很大差异，这是possi-
竹叶提取是在Capture-DR状态，输入或输出的意志
经过一个过渡。那么TAP可以尝试捕捉信号
而在过渡时期（稳态） 。这不会伤害
装置中，但也不能保证作为将成为的值
抓获。可重复的结果可能是不可能的。
为了保证边界扫描寄存器将捕获
的信号的正确值， SRAM的信号必须稳定
足够长的时间，以达到TAP控制器的捕获设置了加
保持时间（T
CS
和T
CH
） 。 SRAM的时钟输入可能不
正确地捕捉到，如果没有办法在一个设计停止（或
一个SAMPLE / PRELOAD指令时慢）的时钟。如果
这是一个问题，它仍然是可能的以捕获所有的其它信号
而根本不理会的CK和CK ＃中捕捉到的值
边界扫描寄存器。
文件编号： 38-05541修订版**
第13页共30
