位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1193页 > CY7C1361C-100AJXC > CY7C1361C-100AJXC PDF资料 > CY7C1361C-100AJXC PDF资料1第12页
初步
IEEE 1149.1串行边界扫描（ JTAG ）
该CY7C1361C / CY7C1363C集成了串行边界
仅在BGA封装扫描测试访问端口（TAP） 。该
TQFP封装不提供此功能。这部分
操作按照IEEE标准1149.1-1900 ，但
不具有该组所需的充分1149.1功能
合规性。从IEEE规范这些功能是
排除在外，因为它们列入放置一个额外的延迟的
SRAM的临界速度的路径。注意TAP控制器
中的方式起作用，这并不与操作相冲突
其他设备使用1149.1完全符合水龙头。技术咨询
工作时采用JEDEC标准的3.3V或2.5VI / O逻辑电平。
该CY7C1361C / CY7C1363C包含一个TAP控制器，
指令寄存器，边界扫描寄存器，旁路寄存器，
和身份证登记。
禁用JTAG特性
它是可以操作的SRAM不使用JTAG
功能。要禁用TAP控制器，必须将TCK连接LOW
(V
SS
），以防止在设备的时钟。 TDI和TMS是跨
应受拉，可能是无关的。他们可能交替
连接到V
DD
通过一个上拉电阻。 TDO应
悬空。上电时，该设备将在
复位状态，将不与所述操作干扰
装置。
测试模式选择（ TMS ）
CY7C1361C
CY7C1363C
TMS输入用于向TAP控制器发出命令
并进行采样，在TCK的上升沿。这是允许的，以
离开这个球未连接，如果不使用水龙头。球是
拉起内部，从而产生逻辑高电平。
测试数据输入（ TDI ）
TDI的球是用于串行地输入信息进
寄存器，并且可以连接到任何的所述输入
寄存器。 TDI和TDO之间的寄存器所选择的
被加载到TAP指令寄存器指令。为
在加载指令寄存器的信息，请参阅
科幻gure
.
TDI在内部上拉，可以是未连接，如果TAP
是未使用的应用程序中。 TDI是连接到最
显著任何寄存器的位（ MSB ） 。 （见TAP控制器模块
图。 ）
测试数据输出（ TDO ）
TDO的输出球是用来将串行数据输出从
寄存器。根据当前的输出是活动的
TAP状态机的状态。对输出变化
TCK下降的边缘。 TDO连接到所述至少显著
位（ LSB ）的任何寄存器。 （见TAP控制器状态图。 ）
TAP控制器框图
0
旁路寄存器
2 1 0
TAP控制器状态图
1
TEST- LOGIC
RESET
0
0
运行测试/
空闲
1
SELECT
DR -SCAN
0
1
捕捉-DR
0
按住Shift -DR
1
EXIT1-DR
0
暂停-DR
1
0
EXIT2-DR
1
更新DR
1
0
0
0
1
0
1
1
SELECT
IR- SCAN
0
捕获红外
0
按住Shift -IR
1
EXIT1-IR
0
暂停-IR
1
EXIT2-IR
1
更新IR
1
0
0
1
0
1
TDI
选择
电路
指令寄存器
31 30 29 . . . 2 1 0
S
选举
CIRCUITR
y
TDO
识别寄存器
x . . . . . 2 1 0
边界扫描寄存器
TCK
TMS
TAP控制器
执行TAP复位
复位通过将TMS强制执行HIGH （V
DD
）为5
TCK的上升沿。这个复位，不影响操作
SRAM的和，而SRAM的是，可以执行
操作。
上电时， TAP会在内部复位，以确保TDO
出现在高阻状态。
在接下来的0/1到每个国家的代表TMS的值了
TCK上升边缘。
测试访问端口（ TAP ）
测试时钟（ TCK ）
测试时钟仅用于TAP控制器。所有输入
被捕获在TCK的上升沿。所有输出驱动
从TCK的下降沿。
TAP寄存器
寄存器连接在TDI和TDO球之间
允许数据被扫描入出SRAM测试的
电路。只有一个寄存器可以通过时间来选择
指令寄存器。数据被串行地加载到TDI的球
在TCK的上升沿。数据是在TDO输出球
TCK的下降沿。
文件编号： 38-05541修订版**
第12页30
