位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第169页 > CY7C1318CV18-250BZXC > CY7C1318CV18-250BZXC PDF资料 > CY7C1318CV18-250BZXC PDF资料1第8页
CY7C1318CV18 ， CY7C1320CV18
功能概述
该CY7C1318CV18和CY7C1320CV18是同步的
配备有DDR接口，流水线突发静态存储器哪
一个的读出等待时间和半周期时DOFF操作
引脚连接到高电平。当DOFF引脚设置为低电平或连接到
V
SS
该器件会以DDR I模式下的读取延迟
一个时钟周期。
访问是在正输入的上升沿启动
时钟（ K） 。所有的同步输入定时是从参考
的输入时钟（K和K）和所有输出的时序的上升沿是
参考的输出时钟的上升沿（C / C或K / K的
在单时钟模式下） 。
所有同步数据输入（D
[x:0]
）通过输入寄存器
由输入时钟（K和K）的上升沿控制。所有
同步数据输出（Q
[x:0]
）通过输出寄存器
由器的输出时钟的上升沿（C / C或K / K的控制
在单时钟模式下） 。
所有的同步控制（ R / W ， LD ， BWS
[0:X]
）输入通过
输入寄存器的输入时钟（K）的上升沿来控制。
CY7C1318CV18在下面的章节中描述。该
相同的基本描述适用于CY7C1320CV18 。
负输入时钟（K）的后续的上升沿的
向三维信息
[17:0]
也被存储到写数据
注册，提供BWS
[1:0]
都置为有效。 36位
的数据以指定的再写入到存储器阵列
位置。写访问可以在每个上升沿启动
正输入时钟（K） 。这个管道中的数据流，使得
18比特的数据可以被转移到装置上的每个上升
输入时钟（ K和K ）的边缘。
当写访问被取消，该设备将忽略所有输入
挂起的写操作后完成。
写字节操作
字节写操作是由CY7C1318CV18支撑。一
如在所描述的被启动的写入操作
写操作
部分。这是写由BWS确定的字节
0
和
BWS
1
，其中被采样与每个组的18位的数据字。
数据中断言适当的字节写选择输入
写的部分锁存所呈现的数据，并将其写
到器件中。拉高字节写入时选择输入
写入的数据部分能够存储在设备中的数据
对于字节保持不变。此功能可以用于
简化了读/修改/写操作字节写操作。
读操作
该CY7C1318CV18内部组织为两个数组
512K X 18的访问都是突发的两个连续完成
18位数据字。读操作是通过发出启动
R / W HIGH和LOW LD在正输入端的上升沿
时钟（ K） 。呈现给地址输入端的地址被存储在
读出地址寄存器和的最小显著位
地址被提供给该数据串计数器。突发计数器
递增以线性方式的地址。继下面k
时钟上升沿，数据从该对应的18位字
地址位置被驱动到Q
[17:0]
，采用C作为输出
时序参考。 C上的下一个随后的上升沿
从由生成的地址位置的18位数据字
突发计数器被驱动到Q
[17:0]
。所请求的数据是有效的
在输出时钟的上升沿0.45纳秒（ C或C或K和
K的单时钟模式时， 200 MHz和250 MHz器件） 。对
保持内部逻辑，每个读取访问必须被允许
完整的。读访问可以在每个上升沿启动
的正输入时钟（K） 。
该CY7C1318CV18第一完成未决读
交易中，读访问时，取消选择。同步
内部电路会自动三态下的输出
正输出时钟（C ）的下一个上升沿。这使得一个
设备之间的无缝转换，而不等待的插入
规定在深度扩展内存。
单时钟模式
该CY7C1318CV18可以与单个时钟被使用
同时控制输入和输出寄存器。在这种模式下
设备只能识别单一双输入时钟（K和K ）的
同时控制输入和输出寄存器。这个操作是
相同，如果该设备具有在零歪斜的动作
金蝶K / K和C / C时钟。所有时序参数保持不变
在这种模式下。要使用这种操作方式，配合C和C高的
上电。此函数是一个带选项，并在不可变
设备的操作。
DDR操作
该CY7C1318CV18实现高性能运算
通过高时钟频率（通过流水线来实现），并
操作的双数据速率模式。该CY7C1318CV18
需要一个单一的空操作（NOP）周期转换时
从读至写周期。在较高频率下，一些
应用程序可能需要一个第二NOP周期，以避免
争。
如果后一个写周期发生读取，处理，并在写数据
被存储在寄存器中。写信息必须被存储
由于SRAM不能执行的最后一个字写
阵列，而不与读冲突。数据停留在此
注册，直到下一个写周期发生。在第一个写周期
读出（多个）之后，从早期的写所存储的数据被写入
入SRAM阵列。这就是所谓的写操作。
如果读取的是同一个地址执行的，它的写入是
在前面的循环中执行，对SRAM中读出最
当前数据。该SRAM绕过内存确实这
阵列和读出从寄存器中的数据。
写操作
写操作是通过发出R / W低和LD开始
低的正向输入时钟（ K）的上升沿。该
呈现给地址输入端的地址被存储在写
地址寄存器和地址的至少显著位
呈现给串计数器。突发计数器递增
处理以线性方式。在接下来的K时钟上升沿数据
提交到D
[17:0]
被锁存并存储到18位的写入
数据寄存器，提供BWS
[1:0]
都置为有效。对
深度扩展
深度扩展需要复制的LD控制信号
每家银行。所有其它的控制信号之间可以共同
银行为合适。
文件编号： 001-07160修订版*
第8页29
[+ ]反馈
