位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第881页 > CY7C1312AV18 > CY7C1312AV18 PDF资料 > CY7C1312AV18 PDF资料2第7页
初步
深度扩展
该CY7C1312AV18具有端口选择输入的每个端口。
这允许容易深度扩展。这两个港口都选择
采样正向输入时钟只（ K）的上升沿。
每个端口选择输入即可取消指定的端口。
取消选择一个端口将不会影响其它端口。所有待处理
交易（读取和写入）之前将完成
设备被取消。
可编程阻抗
一个外部电阻RQ ，必须连接的ZQ之间
引脚上的SRAM和V
SS
以允许的SRAM调整其
输出驱动器阻抗。 RQ的值必须在5倍
由SRAM控制的目标线路阻抗的值。该
RQ允许的范围内，以保证与阻抗匹配
的±15 ％的公差是175Ω和350Ω之间
,
同
V
DDQ
= 1.5V.The输出阻抗被调整每1024
一旦上电周期来考虑在电源电压漂移和
温度。
随路时钟
CY7C1310AV18
CY7C1312AV18
CY7C1314AV18
提供的QDR -II回波时钟，能够简化数据
捕捉高速系统。两个回波时钟
由QDR -II的生成。 CQ参照方面为C
和CQ参照相对于C，这些都是
自由运行的时钟和同步到输出
在QDR -II的时钟（ C / C ） 。在单时钟模式下， CQ是
对于产生的K和CQ相对于产生
到K的定时反馈时钟示于交流
计时表。
DLL
这些芯片使用一个延迟锁定环（DLL ） ，其被设计
80 MHz和指定的最大时钟之间起作用
频率。该DLL可以通过将接地的被禁止
DOFF引脚。在DLL中，也可以通过降低循环时间重置
输入时钟K和K为大于30纳秒。
\
应用实例
[1]
SRAM ＃ 1
Vt
R
D
A
R
P
S
#
W
P
S
#
B
W
S
#
R = 250ohms
R
P
S
#
ZQ
CQ / CQ ＃
Q
C C ＃k中K＃
SRAM ＃ 4
D
A
W
P
S
#
B
W
S
#
ZQ R = 250ohms
CQ / CQ ＃
Q
C C ＃k中K＃
DATA IN
数据输出
地址
RPS ＃
公共汽车
WPS ＃
主
BWS ＃
（中央处理器
CLKIN / CLKIN ＃
or
电源K，
ASIC ）
来源K＃
延迟
延迟K＃
R
R = 50欧姆VT = VDDQ / 2
R
Vt
Vt
真值表
[ 2, 3, 4, 5, 6, 7]
手术
写周期：
日K时钟的上升沿加载地址;输入写入数据
在K和K上升沿。
读周期：
日K时钟的上升沿加载地址;等待一年
半周期;阅读C和C上升沿数据。
NOP ：空操作
待机：停止的时钟
K
L-H
RPS
X
WPS
L
DQ
D（ A + 0 ）的K（ T）
↑
DQ
D（ A + 1） K（ T）
↑
L-H
L
X
Q（ A + 0 ）在C（ T + 1 ），位于C ↑ Q（ A + 1 ） （T + 2 ）
↑
L-H
停止
H
X
H
X
D- X
Q =高阻
以前的状态
D- X
Q =高阻
以前的状态
注意事项：
1.上述应用程序显示正在使用的4 QDRII 。
2. X = “无需关注”，H =逻辑高电平，L =逻辑低电平，
↑
代表上升沿。
3.设备将开机了取消和输出的三态状态。
4， “A ”表示该设备锁定时启动数据地址的位置。 A + 00 ， A + 01表示突发的内部地址序列。
5. “ t”表示在其开始读/写操作的周期。吨+ 1和t + 2分别是第一和第二时钟周期分别接续在“t”的时钟周期。
6.数据输入被登记在K和K上升沿。数据输出交付的C和C上升沿，除了在单时钟模式下。
7.建议，K = K和C = C =高时的时钟被停止。这不是必须的，但可以实现最快的重启通过克服传输线
充电对称。
8.假设一个写周期是每写端口周期说明真值表启动。 BWS
0
， BWS
1
， BWS
2
和BWS
3
可以对不同的部分进行修改
写周期中，只要设置和保持要求的实现。
文件编号： 38-05497修订版**
第21 7
