位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1213页 > CY7C1329H-133AXC > CY7C1329H-133AXC PDF资料 > CY7C1329H-133AXC PDF资料2第4页
CY7C1329H
引脚德网络nitions
名字
A
0
, A
1
, A
I / O
描述
输入 -
用于选择的64K地址位置中的一个地址输入。
取样的上升沿
同步的CLK ，如果ADSP ADSC或低电平有效，和CE
1
，CE
2
和CE
3
采样活跃。一
1
, A
0
饲料中的2位
计数器。
输入 -
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。采样
BW
A
， BW
B
,
同步的在CLK的上升沿。
BW
C
， BW
D
GW
BWE
CLK
CE
1
输入 -
全局写使能输入，低电平有效。
当在CLK的上升沿，一个全局写断言低
同步进行（所有字节写入，无论价值的BW
[A ：D ]
和BWE ） 。
输入 -
字节写使能输入，低电平有效。
采样在CLK的上升沿。这个信号必须置
同步LOW进行字节写操作。
输入 -
时钟
时钟输入。
用于捕获所有的同步输入到设备中。还用于增加爆
在ADV为低电平时，一阵操作过程中的计数器。
输入 -
芯片使能1输入，低电平有效。
采样在CLK的上升沿。使用与CE联
2
同步和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
仅当新的采样
外部地址被加载。
输入 -
芯片使能2输入，高电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
3
选择/取消选择该设备。 CE
2
只有当一个新的外部地址被装入取样。
输入 -
芯片使能3输入，低电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
2
选择/取消选择该设备。未连接的BGA 。凡引用，CE
3
假定活跃
本文档中的BGA 。 CE
3
只有当一个新的外部地址被装入取样。
输入 -
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。当低，
异步的I / O引脚用作输出。当拉高高， I / O引脚为三态，并作为输入数据引脚。
OE是在读周期的第一个时钟从取消选择状态出现时被屏蔽。
输入 -
提前输入信号，采样CLK ，低电平有效的上升沿。
当断言，它automat-
同步ically递增的猝发周期的地址。
输入 -
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当断言
同步低时，被捕获的地址寄存器。一
1
, A
0
也被装入到该数据串计数器。当ADSP
和ADSC都断言，只有ADSP是公认的。 ASDP被忽略时， CE
1
被拉高高。
输入 -
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当断言
同步低时，被捕获的地址寄存器。一
1
, A
0
也被装入到该数据串计数器。当ADSP
和ADSC都断言，只有ADSP是公认的。
输入 -
ZZ “休眠”输入，高电平有效。
这个输入，当高处的设备在非时间关键“休眠”
异步状态与数据的完整性保护。正常工作时，该引脚为低电平或悬空。 ZZ
引脚具有内部上拉下来。
CE
2
CE
3
OE
ADV
ADSP
ADSC
ZZ
I / O-
双向数据I / O线。
作为输入，它们馈入由所述触发芯片上的数据寄存器
DQ
A
， DQ
B
DQ
C
， DQ
D
CLK的同步上升沿。作为输出，它们提供包含在由“A”指定的存储单元中的数据
在读周期的前一个时钟的上升。销的方向由OE控制。当OE
为低电平时，引脚用作输出。当高，DQ被放置在一个三态条件。
V
DD
V
SS
V
DDQ
V
SSQ
模式
电源
电源输入到该装置的核心。
地
I / O电源
供应
I / O接地
输入 -
STATIC
地面的装置的核心。
电源为I / O电路。
地面的I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或悬空
选择交错突发序列。这是一个带针，并应装置运行过程中保持不变。
模式引脚有一个内部上拉电阻。
未连接。
内部没有连接到芯片。 4M ， 9M ， 18M ， 72M ， 144M ， 288M ， 576M和1G的
针对扩展插针，并且内部没有连接到芯片。
NC
文件编号： 38-05673牧师* E
第20页4
[+ ]反馈
