位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第743页 > CY7C1046D-10VXI > CY7C1046D-10VXI PDF资料 > CY7C1046D-10VXI PDF资料1第1页
CY7C1046D
4兆位（ 1米×4 ），静态RAM
4兆位（ 1米×4 ），静态RAM
特点
■
■
功能说明
该CY7C1046D
[1]
是一个高性能的CMOS静态RAM
由4位组织成1M字。简单的内存扩展
由低电平有效芯片使能（ CE ） ，积极提供低
输出使能（ OE） ，和三态驱动器。写入设备
通过取芯片使能（ CE）和写使能完成
（ WE）输入低电平。在四个I / O引脚上的数据（I / O
0
通过I / O
3
)
将被写入的地址引脚指定的位置
(A
0
至A
19
).
从设备读通过取芯片完成
使能（ CE）和输出使能（ OE ）为低，同时迫使写
使能（ WE） HIGH 。根据这些条件下，内容
由地址引脚指定的存储位置将出现
在I / O引脚。
四个输入/输出管脚（ I / O的
0
通过I / O
3
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平） ，或写在
操作（ CE低， WE LOW ） 。
该CY7C1046D可在一个标准的400密耳宽
32引脚SOJ封装中心的电源和地
（革命）的引脚。
引脚和功能兼容CY7C1046B
高速
t
AA
= 10纳秒
CMOS的最佳速度/功耗
低有功功率
I
CC
= 90毫安， 10纳秒
CMOS的低待机功耗
I
SB2
= 10毫安
在2.0 V数据保留
取消时自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅400密耳宽32引脚封装SOJ
■
■
■
■
■
■
■
■
逻辑框图
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
A
10
输入缓冲器
行解码器
I / O
0
检测放大器
1M ×4
I / O
1
I / O
2
I / O
3
CE
WE
OE
COLUMN
解码器
动力
下
记
1.对于SRAM的系统设计指南，请参阅“系统设计指南”赛普拉斯应用笔记，在互联网上可用
www.cypress.com 。
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
A
19
赛普拉斯半导体公司
文件编号： 38-05705牧师* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2010年12月1日
[+ ]反馈
