位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第741页 > CY7C1049DV33-12VXE > CY7C1049DV33-12VXE PDF资料 > CY7C1049DV33-12VXE PDF资料3第1页
CY7C1049DV33
4兆位（ 512K的× 8 ）静态RAM
4兆位（ 512K的× 8 ）静态RAM
特点
■
■
功能说明
该CY7C1049DV33是一种高性能的CMOS静态RAM
组织为512K字×8位。简单的内存扩展
由低电平有效芯片使能（ CE ） ，积极提供低
输出使能（ OE） ，和三态驱动器。你可以写
设备通过采取芯片使能（ CE）和写使能（ WE）输入
低。在8 IO引脚上的数据（ IO
0
通过IO
7
）然后被写入
插入地址引脚指定的位置（A
0
至A
18
).
您可以从设备，采取芯片使能（ CE）和读
输出使能（ OE ）低，而强迫写使能（ WE） HIGH 。
存储器位置的在这些条件下，将内容
通过引脚上出现的IO引脚的地址来指定。
八个输入或输出引脚（ IO
0
通过IO
7
）被放置在一个
当设备被取消（ CE HIGH ）高阻抗状态，
输出被禁用（ OE高） ，或写操作过程中
（ CE低， WE LOW ） 。
该CY7C1049DV33可在标准的400英里宽36
-pin SOJ封装和44引脚TSOP II封装中心
电源线和地线（革命）的引脚。
引脚和功能与CY7C1049CV33兼容
高速
t
AA
= 10纳秒
低有功功率
I
CC
= 90毫安， 10纳秒（工业）
CMOS的低待机功耗
I
SB2
= 10毫安
2.0 V数据保留
取消的时候自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅36引脚（ 400 mil）的模压SOJ和44引脚
TSOP II封装
■
■
■
■
■
■
■
逻辑框图
输入缓冲器
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CE
WE
OE
IO0
IO1
行解码器
512K ×8
ARRAY
检测放大器
IO2
IO3
IO4
IO5
IO6
列解码器
动力
下
IO7
A11
A12
A13
A14
A15
A16
A17
A18
赛普拉斯半导体公司
文件编号： 38-05475牧师* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年6月1日
[+ ]反馈
