初步
CY28416
下一代FTG的英特尔架构
特点
支持英特尔奔腾
4型处理器
可选的CPU频率
两个差分CPU时钟对
四个100 - MHz差分时钟的SRC双
一个CPU / SRC可选差分时钟对
一个96 MHz差分点时钟支持
- 两个48 MHz的时钟
四个33 - MHz的PCI时钟
两个33 -MHz的PCI自由运行时钟
低电压频率选择输入
I
2
C支持字节/字/块读/写功能
最大理想利盟扩频资料
降低EMI
3.3V电源
48引脚SSOP封装
中央处理器
x2 / x3
SRC
x4 / x5
PCI
x6
DOT
x1
USB
x2
REF
x2
框图
XIN
XOUT
引脚配置
VDD_REF
REF
VDD_CPU
CPUT [0：1 ] ， CPUC [0： 1]
CPU2/SRC4
VDD_SRC
SRCT [0：3 ] ， SRCC [0：3 ]
XTAL
OSC
PLL1
PLL的参考频率
分频器
网
FS_ [C ： A]
VTT_PWRGD ＃
IREF
VDD_PCI
PCI [0：3 ]
VDD_PCIF
PCIF [0：1 ]
PD
VDD_48MHz
PLL2
DOT96T
DOT96C
48MHz0
48MHz1
SDATA
SCLK
I
2
C
逻辑
SCLK
SDATA
XOUT
XIN
VSS_REF
REF1/FS_A
REF0/FS_C
VDD_REF
PCI0
PCI1
VDD_PCI
VSS_PCI
PCI2
PCI3
VSS_PCI
VDD_PCI
PCIF0/TESTSEL
PCIF1/ITPEN
VDD_48
48MHz0/FS_B
48MHz1
VSS_48
DOT96T
DOT96C
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VSS_CPU
CPUT0
CPUC0
VDD_CPU
CPUT1
CPUC1
IREF
VSSA
VDDA
CPUT2_ITP/SRCT4
CPUC2_ITP/SRCC4
VDD_SRC
VSS_SRC
SRCT3
SRCC3
VDD_SRC
SRCC2_SATA
SRCT2_SATA
SRCC1
SRCT1
VSS_SRC
SRCC0
SRCT0
VTT_PWRGD ＃ / PD
48引脚SSOP
赛普拉斯半导体公司
文件编号： 38-07657修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年2月2日
CY28416
