2.0功能描述
2.4硬件控制
Bt8110/8110B
高容量ADPCM处理器
2.4.1模式引脚
模式控制（ AD [ 2 ： 0 ] ），并启用32通道操作（ AD [ 3 ] ）控制引脚
被固定于一个给定的操作配置和不受定时
规格。模式，并且控制操作销所限定
表2-5 。
该
使32通道操作输入设置为高32位和64通道运行
和低24和48通道运行。
表2-5 。模式引脚
AD[2]
1
1
1
1
0
0
0
0
0
0
注： （S ） ：
(1)
AD[1]
0
0
1
1
0
1
0
1
1
0
AD[0]
0
1
0
1
1
0
1
1
0
0
来源
交错
编码器
解码器
只用于预Bt8110设计的兼容性。
交错处理器＃ 1 48/64
(1)
交错处理器＃ 2 48/64
(1)
编码处理器＃ 1 48/64
(1)
编码处理器＃ 2 48/64
(1)
解码器处理器＃ 1 48/64
(1)
解码器处理器＃ 2 48/64
(1)
SEE
附录A
了解更多信息。
2.4.2控制引脚
四个引脚控制编码（ AD [ 6 ： 4 ] ， ALE ） ，一个引脚选择PCM编码法
（ WR * ） ，和一个引脚选择透明的操作（ CS ） 。
图2-6
说明
这些输入功能时序。
图2-7
和
图2-8
详细的编码器只
运算器和解码器，仅操作，分别。
该代码选择输入引脚具有相同的时序要求的并行
在PSIGEN信号输入。透明的启用和A律启用控件
所施加的复位输入后两个时钟周期和6个时钟周期之前的
编码输入。中提供了详细的时序要求
第二章4.0 。
2-14
科胜讯
100060C
