Bt8110/8110B
高容量ADPCM处理器
2.0功能描述
2.4硬件控制
2.4硬件控制
一些应用中所需要的代码的选择的变形例的精确定时，
透明的操作，或编码法。在这些情况下，控制信号可以是
由硬件提供和每次更新一个PCM编码器的输入或一个
ADPCM解码器输入被施加。串行或并行输入端都可以使用。
表2-4 。
定义了硬件控制的控制引脚的功能和输入。
表2-4 。 Bt8110 / 8110B连接的硬件模式
Bt8110/8110B
针
MICREN
ALE
WR *
CS
AD[0]
AD[1]
AD[2]
AD[3]
AD[4]
AD[5]
AD[6]
功能
μP启用
可选编码
使A律PCM
启用透明
模式位0
模式位1
模式2位
32通道工作
码位0
代码第1位
嵌入式编码
硬件模式
GND
OPT （ CODE [3] ）
A律
TRNSPT
MODE[0]
MODE[1]
MODE[2]
CH32
CODE[0]
CODE[1]
EMB （ CODE [ 2 ] ）
针＃
23
29
3
22
11
12
13
19
24
25
28
注： （S ） ：
四个码[n]的销（ 24，25， 28 ，和29）处理14 ROM代码位置
当使用硬件控制方式。
100060C
科胜讯
2-13
