位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1291页 > AT89C51AC3-S3SUM > AT89C51AC3-S3SUM PDF资料 > AT89C51AC3-S3SUM PDF资料6第8页
图1 。
端口1 ，端口3和端口4的结构
VCC
备用
产量
功能
国内
PULL - UP （ 1 ）
读
LATCH
国内
公共汽车
写
TO
LATCH
P1.x Q
P3.X
P4.X
LATCH
CL
P1.x
P3.x
P4.x
读
针
备用
输入
功能
注意：
在内部上拉时，可以模拟功能选择在P1被禁用。
端口0和端口2
端口0和2是用于一般用途的I / O或作为外部地址/数据总线。端口
为0，在图3中所示，不同于其他端口中不具有内部上拉。图3
显示端口2的外部源的结构，可以拉一个端口2引脚为低电平。
要使用引脚的通用输出，设置或清除过氧化物酶的相应位注
存器（X = 0或2）。要使用引脚的通用输入，设置位的寄存器Px为
关闭输出驱动FET 。
图2中。
P0口结构
地址低位/控制
数据
读
LATCH
1
VDD
(2)
P0.x （1）
D
Q
0
国内
公共汽车
写
TO
LATCH
P0.X
LATCH
读
针
注意事项：
1.端口0是从用作通用I / O端口排除因为使用时
地址/数据总线驱动程序。
2.端口0内部强上拉或协助逻辑1输出，只读存储器总线周期。
除了这些总线周期，上拉FET关闭时， P0口输出为开漏。
8
AT89C51AC3
4383B–8051–01/05
