位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第128页 > AT89C51AC3-RDTIM > AT89C51AC3-RDTIM PDF资料 > AT89C51AC3-RDTIM PDF资料6第10页
写入新的字节回锁存器。这些读 - 修改 - 写指令指示
到锁存器，而不是为了引脚，以避免电压可能的误解
（因此，逻辑）在销的水平。例如，一个端口位用于驱动的基
外部双极晶体管无法超越的晶体管的基极 - 发射极结
电压（值小于VIL更低）。与写入位为逻辑1 ，尝试由CPU
读端口的引脚被误解为逻辑0 。锁存器的读，而
比销返回正确的逻辑1值。
准双向口
手术
端口1 ，端口2 ，端口3和端口4有固定的内部上拉电阻和被称为
"quasi - bidirectional"端口。当配置为输入，引脚的阻抗显示为
逻辑1和源电流响应于外部逻辑零状态。 P0口是一个
"true bidirectional"引脚。当配置为输入引脚悬空。复位写1来
所有端口锁存器。如果逻辑零随后被写入到一个端口锁存器，它可以返回
输入条件由逻辑1写入到锁存器中。
注意：
端口锁存值改变近读 - 修改 - 写指令周期的结束。产量
缓冲器（因此，销的状态）在读 - 修改后的指令早更新
写指令周期。
逻辑零到一的转变在端口1 ，端口2 ，端口3和端口4使用一个额外的上拉
向上（ p1）为以有助于这个逻辑过渡（参见图4 ） 。这提高了开关速度。这
额外的上拉提供100倍于正常内部电路电流在2个振荡器时钟
周期。内部上拉电阻的场效应晶体管，而不是线性电阻。上拉
窗口包括三个P沟道场效应晶体管（ pFET的）设备。为PFET的栅极感官上的时候
逻辑零和关断时的栅极感应逻辑1 。 pFET的＃1被接通两
振荡周期的零到1的转变，在端口锁存器之后。逻辑
一个在端口引脚接通的pFET ＃3（弱上拉）通过反相器。该逆变器
和pfet对形成一个锁存驱动逻辑之一。 pFET的＃ 2是一个非常弱的上拉电阻
上每当相关的nFET关闭。这是传统的CMOS开关的
公约。目前的优势是对pFET的＃ 3 1/10 。
图4中。
内部上拉配置
2振荡器。期
VCC
p1(1)
VCC
p2
VCC
p3
P1.x
P2.x
P3.x
P4.x
n
输出数据
输入数据
READ PIN
注意：
端口2 p1的辅助逻辑1输出存储器总线周期。
10
AT89C51AC3
4383B–8051–01/05
