汽车87C51FA FB FC FC- 20
笔记
1容性负载端口0和2可能会导致上述0 4V噪声脉冲在V叠加
OL
ALE的s和
端口1,2和3的噪声是由于外部总线电容放电到P0口和P2口当这些引脚
从1变到0 。在应用中，电容性负载超过100pF的对这些信号中的噪声脉冲可以超过
0 8V可能需要来限定的ALE或其他信号经过施密特触发器或CMOS电平的输入逻辑
2口的容性负载0和2的事业V
OH
在ALE和PSEN下降到低于0 9 V
CC
说明当
地址线稳定
3参见图6-9为测试条件最小V
CC
对于掉电为2V
4标准被基于样本的数目有限，并不能保证所列的值是在室温下和
5V
5在稳态（非瞬态）条件我
OL
必须从外部限制如下
10mA
我最大
OL
每个端口引脚
我最大
OL
每8位端口
端口0
26毫安
端口1 2和3
15毫安
71毫安
最大总I
OL
所有输出引脚
如果我
OL
超过了测试条件V
OL
可能超过相关指标不保证引脚吸收电流更大
比列出的测试条件
270961 –7
I
CC
最大值在其它频率由下式给出
主动模式
I
CC
最大
e
(1 25
c
振荡器频率）
a
15
空闲模式
I
CC
最大
e
(0 5
c
振荡器频率）
a
4
其中，振荡器频率在兆赫我
CC
在毫安
所有其他引脚断开
TCLCH
e
TCHCL
e
5纳秒
270961– 8
图7 I
CC
测试条件主动模式
图6 I
CC
与频率
所有其他引脚断开
TCLCH
e
TCHCL
e
5纳秒
270961 –9
所有其他引脚断开
270961– 10
图8 I
CC
测试条件空闲模式
图9 I
CC
测试条件掉电模式
V
CC
e
2 0V至5V 5
270961 –11
图10时钟信号波形的我
CC
测试在活动和空闲模式下TCLCH
e
TCHCL
e
5纳秒
9
