ADS5484

ADS5485

SLAS610C - 2008年8月 - 修订2009年10月

...............................................................................................................................................

www.ti.com

数字输出

该ADC提供8 LVDS兼容，偏移二进制， DDR数据输出（每路LVDS输出驱动器2比特）和一个

数据就绪LVDS信号（干） 。它建议使用了DRY信号捕获的输出数据

ADS548x （用作时钟输出）。干是源同步的数据输出和工作在相同的

频，产生一个全速率的DDR接口上干的上升沿和下降沿都更新数据。这是

建议在容性负载上的数字输出被最小化。更高的电容缩短

数据有效定时窗口。给出的时序值（见

图1）

与5 - pF的寄生板获得

对地电容在每个LVDS线。当设置在干燥，数据之间的时间关系

接收装置，它通常建议设置时间被最大化，但是这部分地依赖于

该装置接收所述数字数据的设置和保持时间。由于干旱和数据是一致的，它可能会

必须延迟要么干，使得数据的设置时间被最大化。

LVDS输出，都需要每对输出之间的外部100 - Ω负载，以达到预期

LVDS电平。对于长的迹线长度，它可能是必要的，以放置在每个数字输出100 Ω负载

靠近ADS548x尽可能和另一个100 Ω差分负载在LVDS传输线的端部到

终止传输线，避免信号反射。的有效载荷在这种情况下减少了LVDS的

电压电平的一半。所有LVDS驱动器的电流被设定在外部与连接之间的一个电阻

LVDSB （ LVDS偏置）引脚和地。正常的LVDS电流为每LVDS对3.5毫安，设置一个10 kΩ的外部

电阻器。用于与在LVDS传输线过多的负载电容的系统，降低了电阻值，以

增加LVDS的偏置电流被允许创建更强的LVDS驱动器的能力。对于短期的系统

迹线和最小的负载，增加以减小LVDS电流在电阻是可允许的，以便

节省电力。

表4

提供LVDSB电阻值的采样应该偏离了推荐

3.5 LVDS输出电流mA加以考虑。所以不推荐超过该表中列出的范围内。如果

LVDS的偏压电流进行调节时，差动负载电阻也应调整，以保持电压

该规范的LVDS输出中的水平。的LVDS线对板布局的信号完整性

应仔细审查，以确保正确的LVDS信号完整性存在。

表4.设置LVDS驱动器电流

LVDSB电阻到GND ，

6k

8k

10K （值在正常操作建议）

12k

14k

16k

18k

20k

LVDS标称电流，毫安

5.6

4.3

3.5

2.8

2.3

2.0

1.7

1.5

26

提交文档反馈

版权所有2008-2009 ，德州仪器

产品文件夹链接（ S） ：

ADS5484 ADS5485