位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第95页 > ADIS16136/PCBZ > ADIS16136/PCBZ PDF资料 > ADIS16136/PCBZ PDF资料1第11页
数据表
数字处理配置
图18提供了用于采样和数字化的方框图
里面的过滤阶段
ADIS16136.
表15提供了一个摘要
的采样率和过滤器控制寄存器。
表15.数字处理寄存器
注册名称
SMPL_PRD
AVG_CNT
DEC_RATE
地址
0x1E
0x20
0x22
描述
采样率控制
数字滤波和范围控制
抽取率设定
ADIS16136
输入时钟配置
设置SMPL_PRD = 0×0000 （ DIN = 0x9F00 ，然后DIN = 0x9E00 ）
禁止内部时钟，使DIO4 / CLKIN的时钟
输入引脚。
数字滤波
该AVG_CNT寄存器（见表17 ）提供了用户控件
为低通滤波器。该过滤器包含两个串联的平均
过滤器提供了巴特利特窗FIR滤波器响应（见
图18）。例如，设置AVG_CNT [ 7 ： 0 ] = 0×04 （ DIN =
0xA004 ）到各阶段设置为16个抽头。当用默认使用
1024 SPS的采样率，这样确立的-3 dB带宽
大约24赫兹此过滤器。
0
–20
–40
内部采样率
表16 SMPL_PRD寄存器提供一个可编程
控制的内部采样率。使用下面的公式
来计算十进制数的代码写入到这个
注册：
SMPL
_
珠三角
=
32,768
1;
f
S
≤ 2048 SPS
(
f
S
)
量（dB ）
出厂默认设置为SMPL_PRD设置内部
采样率到1024 SPS的速度;为最小设定
SMPL_PRD寄存器是0x000F ，这导致在一个内部
2048 SPS的采样速率。
表16. SMPL_PRD位说明
位
[15:0]
说明（默认值= 0x001F ）
时钟设置位;设置F
S
在图18中
–60
–80
–100
–120
–140
0.001
N=2
N=4
N = 16
N = 64
0.01
0.1
1
10249-017
频率（
f
/
f
S
)
图17.巴特利特窗FIR滤波器的频率响应
表17. AVG_CNT位说明
位
[15:3]
[2:0]
说明（默认值为0×0000 ）
不在乎
二元;在图18中乙变量;最大= 110 （6）
版本A |第11页20
