AD9726
自校准
在AD9726具有内部自校准引擎
自动线性的传递函数。这可以是非常
在极端温度下有用，工厂校准不
不再适用。自动循环可通过发出启动
在SELFCAL位。
自校准过程校准所有的线性度和增益
基于一个固定的内部参考电流CALDACs 。值
对于所有CALDACs被存储在易失静态存储器。该
CALSTAT位指示成功完成了怪圈，
和SELFCAL位被清零。以下的周期，该装置
报告自我校准状态（ CALMEM = 01B ） 。
正如MEMXFER的SELFCAL位成功的断言
要求位：寄存器0x0F的[ 3：0 ]是清楚的。如果其中任何一个
位被断言（例如，一个SMEM / FMEM读/写/清除
状态已启用） ，自校准周期不会开始。
需要进行自我校准的时间取决于两个
DAC时钟频率和CALCLK的值。因为自
校准需要比普通手术的时间，该
DAC时钟被划分成以较慢的速度和所用步骤
完成整个过程。时间提供给自校准
算法直接影响到其提供准确的结果的能力。
最大的固定分频比（ 4096 ）对应于
CALCLK的最小缺省值（0）。可以在分频比
通过增加CALCLK的值减小。每增加
在CALCLK的价值降低了DAC时钟分频因子
（并且，因此，该时间提供给自校准）通过
的50％。与CALCLK在其最大值（7） ，其分频比
下降到其最小值（ 32）。
随着CALCLK其默认值，自校准要求
大约100毫秒，在100MHz的DAC时钟频率。
这时候可以在0.8毫秒减少到如果CALCLK = 7时
扩展相对于DAC的时钟频率。
图11示出了双工器的高通输出，其中
衰减的输入信号就可以看出。频谱分析仪
衰减也有所降低，这降低了噪声
地板上。谐波的产品在基波的整数倍
这样的心理显露。这是使用的反应
AD9726在校正状态。
图12示出了使用AD9726在一个校准响应
状态。由于的的非线性谐波失真
数字 - 模拟转换已基本消除。
SYNC逻辑操作和编程
回想一下，一个固定的建立和保持时间之间的关系
数据时钟输入和数据总线必须建立和
维护。还记得，数据总线和DAC时钟
必须是频率锁定。因为该同步逻辑的，但是，
数据总线和DAC时钟之间的相位关系
在内部优化。因此，数据到达繁殖
延迟和对采样数据附近的过渡关注
瞬间被消除。
在复位时同步自动启用。一旦数据
到达和同步已经实现时，同步逻辑
连续监测本身，这样的自动调整是
如果相位漂移发生在时间和/或温度下进行，
自动的调整。
注意，同步逻辑的同步功能和操作的
块是透明的，自动的，持续的。无需编程
是必须的。的应用场合是有用的，但是，在
以下可编程控制设置。
同步运行状态
同步逻辑可以在三种可能的模式之一。该
默认模式是全自动的。
全自动同步由demulti-完成
路复用输入的数据流划分成四个通道，每个
包含每四个数据字。数据字存在的
4个DAC时钟周期。数据进行采样的每个重新多路复用
信道的最佳DAC时钟周期。
初始同步是通过硬件首先建立
复位。这也完全可以使同步逻辑MON-
itor和重新同步，是必要的。在AD9726 resynchro-
nizes只有当条件改变足以改变相
数据总线和DAC时钟由一个以上的全间
时钟周期。在这种情况下，内部发生报警时，是
随后自动更新。在重新同步，
两个数据字通常被丢失或重复。
除了全自动模式下，两个半自动模式
是可用的。
校准性能的影响
低频率输出谐波失真主要是
功能DAC线性度。图10至图12示出了
在AD9726的谐波失真性能。
图10示出的1 MHz满量程输出音调。输出
驱动一个独特的低通和高通滤波器称为双工器。
这种类型的滤波器呈现一个均匀的50 Ω负载到DAC和
分割的输出信号转换成低频和高频路径。该
双工器的低通输出经过1 MHz的根本，但
衰减频率较高，而双工器的高通输出
认沽通过更高的频率和衰减1 MHz的基频
精神。图10还示出了双工器的低通输出。
这里本底噪声比谐波失真更高
因为具有高功率的输入信号，衰减，需要
由该频谱分析仪。
版本A |第20页24
