AD9726
对于MSB理由，在地址字节传输
指令字节被解释为一个最终地址，其值
由控制器自动递减。对于多字节
与LSB的理由，指令中的地址转移
字节被解释为一个初始地址，并且它的值递增
自动控制器。
从MSB转换时必须小心LSB
理由。该控制器切换模式后立即
所有8位SPI寄存器0x00的写入（即使在
多字节传输的过程） 。出于这个原因，一个字节
改变的理由，当命令被推荐的。
禁止SPI
领带SPI_DIS脚高ADVDD禁用串行端口
界面。在这种状态下，缺省的DDR操作模式可以是
通过将SDR_EN脚高ADVDD变更为SDR 。在
此外，与SPI禁用时，同步逻辑不再运行
在全自动模式。请参阅同步逻辑操作和
对于同步操作的完整说明编程节
模式。
SPI引脚说明
在AD9726 SPI逻辑从DBVDD电源轨运行，并
输入/输出的阈值是基于标称3.3伏的水平。
动作的最大频率为15兆赫。
3线和4线操作
位的SPI寄存器0x00默认值低7 ，可实现4线SPI
操作。在这种模式下，串行数据是从起SDIO端子的输入，
和串行数据从SDO引脚输出。设定的SPI的第7位
寄存器0x00高使3线操作。在这种模式下，
SDIO变成双向的，并从自动切换
输入到输出时必要的。在这种模式下， SDO引脚
未使用的并且呈现高阻抗状态。
与MSB或LSB的理由，必须小心的时候
切换工作模式。改变立即发生
一旦所有8位SPI寄存器0x00的写入。
片选（ CSB ）
CSB引脚为低电平有效输入。它的开始和结束的任何
通信周期，必须在整个过程中保持低
周期。一个不完整的循环终止，如果CSB是过早
返回高。
串行时钟（ SCLK）
SCLK引脚用于同步数据到和从SPI
寄存器，并从该输入控制器状态机的运行。
因此，可以读取和写入寄存器的数据（但不
SMEM / FMEM ）没有有效的DAC时钟。所有的输入数据是
注册在SCLK的上升沿和输出数据位为
在SCLK的下降沿有效。
写作和阅读寄存器数据
将CSB低启动一个新的通信周期。该
SCLK的下八上升沿锁存数据SDIO进入
指令字节。如果位指令字节的7为低时，写
操作被使能。如果第7位为高电平时，读出操作被使能。
对于写操作，一个数据字节从SDIO销锁
在SCLK的下八上升沿寄存器。如果
指令字节的第6位和第5位不同时为0 ，多字节
传输锁存数据字节后进入每个相邻的寄存器
连续组八个SCLK上升沿边缘。根据
MSB或LSB理由，控制器或递减
递增过程中，在指令字节的地址值
该循环是必要的。
如果启用了一个读取操作中，从寄存器数据位为
针对出现的SDO （或SDIO ）与每个下降沿
SCLK 。注意，对于一个读操作，的第八位
指令字节被锁定在SCLK的第八个上升沿
和所述第一输出位在紧接启用
SCLK下降沿。
对于多字节读取序列，该控制器调节寄存器
必要时和随后的数据位值出现解决
在每个SCLK下降沿输出。
串行数据输入/输出（ SDIO ）
数据总是写入到SPI上的SDIO引脚。在3线
然而，模式，数据也带动了使用该引脚。开关
从输入到输出自动出现instruct-之间
的读操作离子和数据传送阶段。在默认
4线模式， SDIO是单向的，只有输入。
串行数据输出（ SDO ）
串行数据被赶出来的SDO引脚当SPI处于
默认的4线模式。在3线模式（或当CSB高）
SDO被设定为高阻抗状态。
校准
以保证线性度到16位的水平， AD9726集成
132校准的DAC （ CALDACs ） ，其用于线性
电流输出传递函数。每个CALDAC是一个6位
设备直接从静态存储器（ SMEM ）需要投入。
有127每个大转型相关CALDACs
16位输入数据字（即是，任何过渡涉及
上面7个MSB ） 。一个128 CALDAC工作的总和
的低9位。其余4 CALDACs （ 129 132 ）
用于调节DAC的总传递函数的增益。
版本A |第18页24
