位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第554页 > AD9253BCPZRL7-105 > AD9253BCPZRL7-105 PDF资料 > AD9253BCPZRL7-105 PDF资料1第30页
AD9253
表12. PN序列
顺序
PN序列短
PN序列长
初始
价值
0x1FE0
0x1FFF
前三个输出样本
（ MSB优先）二进制补码
0x1DF1 ， 0x3CC8 ， 0x294E
0x1FE0 ， 0x2001 ， 0x1C00
数据表
和输出数据。该引脚具有内部10 kΩ电阻到GND 。
它可以悬空。
表14.数字测试模式引脚设置
选择的DTP
正常工作
DTP
DTP电压
10 kΩ至AGND
AVDD
RESULTING
D0 ± x和D1 ± X
正常工作
1000 0000 0000 0000
咨询信息存储器映射部分如何
改变这些附加的数字输出定时功能通过
SPI的。
SDIO / OLM引脚
对于应用程序不需要SPI模式操作时，
CSB引脚连接到AVDD和SDIO / OLM引脚控制
根据表13的输出车道模式。
对于应用该引脚不使用， CSB应
连接到AVDD 。当使用一车道模式，编码
率应≤62.5 MSPS的满足最大输出速率
1 Gbps的。
表13.输出巷模式引脚设置
OLM引脚
电压
AVDD （默认）
GND
输出模式
两车道。 1×帧， 16位串行输出
一个车道。 1×帧， 16位串行输出
另外的和定制的测试图案也可以观察到，当
从SPI端口命令。咨询存储器映射
部分有关可用选项的信息。
CSB引脚
CSB引脚应连接到AVDD为应用程序做
不需要SPI工作模式。通过捆绑CSB高，所有SCLK
和SDIO信息将被忽略。
RBIAS引脚
设置ADC的内部核心的偏置电流，放置一个
10.0 kΩ的， 1 ％容差电阻到地RBIAS引脚。
输出测试模式
输出测试选项如表11中描述和由控制
输出测试模式位的地址0X0D 。当输出测试
模式被使能时，ADC的模拟部分被断开
从数字后端模块和测试图案被运行
通过输出格式块。一些的测试图案
受输出格式，有些则不是。该PN
从PN序列产生器的测试可通过设置重置
位或4位寄存器0x0D 5 。这些测试可以被执行
带或不带一个模拟信号（如果存在的话，模拟信号是
忽略了） ，但它们确实需要一个编码时钟。欲了解更多
信息，请参阅
AN-877
,
接口至
通过SPI与高速ADC 。
SCLK / DTP引脚
在SCLK / DTP引脚是用于应用程序不需要
SPI工作模式。该引脚可以使单个数字测试
如果它和CSB引脚在器件加电高举模式
了。当SCLK / DTP连接到AVDD ，该ADC通道
输出移出以下模式： 1000 0000 0000 0000 。
在FCO和DCO功能正常，同时所有通道移出
在可重复的测试图案。这种模式使用户能够
执行定时校准调整FCO ， DCO中，
第0版|页40 30
