位置：首页 > IC型号导航 > 首字符9型号页 > 首字符9的型号第92页 > 9FG1200DG-1LFT > 9FG1200DG-1LFT PDF资料 > 9FG1200DG-1LFT PDF资料1第3页
ICS9FG1200D-1
频率资本负债时钟为CPU ， PCIe一代，第二代& FBD
引脚说明
引脚号引脚名
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
HIGH_BW ＃
CLK_IN
CLK_IN ＃
SMB_A0
OE0#
DIF_0
DIF_0#
OE1#
DIF_1
DIF_1#
VDD
GND
DIF_2
DIF_2#
OE2#
DIF_3
DIF_3#
OE3#
DIF_4
DIF_4#
OE4#
VDD
GND
DIF_5
DIF_5#
OE5#
SMB_A1
SMBDAT
PIN TYPE
IN
IN
IN
IN
IN
OUT
OUT
IN
OUT
OUT
PWR
PWR
OUT
OUT
IN
OUT
OUT
IN
OUT
OUT
IN
PWR
PWR
OUT
OUT
IN
IN
I / O
描述
3.3V的输入选择PLL带宽度
0 =高， 1 =低
输入参考时钟。
"Complementary"参考时钟输入。
SMBus的地址位0 （ LSB ）
低电平输入使DIF对0 。
1 =三态输出， 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
低电平输入使DIF对1 。
1 =三态输出， 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
供电，标称3.3V
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
低电平输入使DIF对2 。
1 =三态输出， 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
低电平输入使DIF对3 。
1 =三态输出， 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
低电平输入使DIF对4
1 =三态输出， 0 =使能输出
供电，标称3.3V
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
低电平输入使DIF对5 。
1 =三态输出， 0 =使能输出
SMBus的地址位1
SMBUS电路的数据引脚，可承受5V
IDT
频率资本负债时钟为CPU ， PCIe一代，第二代& FBD
1138C
02/08/10
3
