AC特性
t
r
e
t
f
e
20纳秒
符号
f
CLK
t
D1
t
r
参数
时钟频率
（注12 ）
时钟的上升沿
以' '不要''已启用
比较器的响应
时间（注13 ）
时钟占空比
（注10 ）
t
建立
CS下降沿或
数据输入有效到
CLK上升沿
经过有效数据输入
CLK上升沿
CLK的下降沿到
输出数据有效
（注11 ）
瑞星CS边缘到
数据输出高阻
逻辑容量
输入
逻辑容量
输出
民
最大
最大
民
最大
T
A
e
25 C
条件
典型值
（注4 ）
经过测试
极限
（注5 ）
10
400
设计
极限
（注6 ）
单位
千赫
千赫
ns
1 f
CLK
%
%
250
ns
C
L
e
100 pF的
不包括
寻址时间
650
1000
2
a
1
ms
40
60
t
HOLD
t
pd1
t
pd0
民
最大
C
L
e
100 pF的
650
90
1000
ns
ns
t
1H
t
0H
最大
C
L
e
10 pF的
L
e
10k
C
L
e
100 pF的
L
e
2k
（见TRI -STATE测试电路）
125
500
5
5
250
500
ns
ns
pF
pF
C
IN
C
OUT
注1
绝对最大额定值的界限，表明损坏设备可能会发生直流和交流电气规格不适用时，
操作设备超出其指定的运行条件
注2
所有电压都相对于地
注3
内部的齐纳二极管（约7V ）是从V连接
a
到GND和V
CC
到GND在V齐纳
a
可以作为一个分流调节器和连接
到V
CC
经由常规由于齐纳二极管的电压等于在A D的击穿电压的二极管可以确保V
CC
将低于击穿时
设备从V供电
a
因此，功能是保证V
a
操作，即使在V所得到的电压
CC
可能超过指定的绝对
6 5V最大建议的电阻用来限制最大电流中V
a
注4
标准被定在25℃ ，代表最可能的参数指标
注5
经过测试，保证国家AOQL （平均出厂质量水平）
注6
保证，但不是100 ％生产测试，这些限制不会用来计算即将离任的质量水平
注7：
总非调整误差包括比较器偏移DAC的线性度和多路复用器错误它以门槛DAC的输入代码的LSB
注8
对于V
IN
(
b
)
t
V
IN
(
a
）的输出将是0的两个片上二极管被连接到每个模拟输入（见框图），其将转发行为模拟输入
电压低于地面的一个二极管压降或一个二极管比V下降较大
CC
在低V在测试过程中电源要小心
CC
水平（ 4 5V）为高电平模拟输入
（ 5V ）可能会导致此输入二极管为接近满量程模拟输入进行特别是在高温和导致错误的规范允许50 mV的正向
任一二极管的偏压这意味着，只要在模拟V
IN
或V
REF
不超过50毫伏的电压输出编码是正确的
实现一种绝对的0 V
DC
到5伏
DC
因此，输入电压范围将需要4 950伏的最小电源电压
DC
在温度变化初始容差
和加载
注9
测量泄漏电流与时钟切换不
注10
将40 ％至60％的时钟占空比范围可确保正确的操作，在所有的时钟频率在这一个可用的时钟具有外的占空比的情况下
这些限制则1 6
mS
s
CLK低
s
60
mS
1 6
mS
s
CLK高
s
%
注11
在CS为低电平和编程完全D0更新每个CLK的下降沿边缘但每个新的输出是基于完成0 5的比较
现有的时钟周期（见
图5
)
注12
错误的规格不能保证在400千赫（见图表比较错误VS F
CLK
)
注13
见文第1 2
注14
人体模型100 pF的通过1 5的kX电阻放电
注15
由于ADC0852的参考阶梯在内部连接到V
CC
梯形电阻不能直接测试为ADC0852梯
当前被包括在ADC0852的电源电流规格
4
