位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第635页 > TMS320VC33PGE120G4 > TMS320VC33PGE120G4 PDF资料 > TMS320VC33PGE120G4 PDF资料1第21页
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
设计你的目标系统的仿真器的连接器（ 14针接头） （续）
虽然你可以使用其他的标题，建议部分包括：
直头，无罩
杜邦连接器系统
产品编号： 65610-114
65611114
67996114
67997114
JTAG仿真器电缆荚逻辑
图12示出了仿真器的电缆盒的一部分。是荚果的功能特点如下：
D
如果应用程序需要的信号，TDO和TCK_RET可以是平行终止吊舱内。通过
默认情况下，这些信号不被终止。
D
信号TCK被驱动与74LVT240设备。因为高电流驱动器（ 32毫安我的
OL
/I
OH
），该信号
可以是平行的末端。如果TCK是依赖于TCK_RET ，在料盒的平行终止子都可以使用。
D
信号TMS和TDI可以从TCK_RET的下降沿产生，根据IEEE 1149.1
总线从器件的时序规则。
D
信号TMS和TDI是串联端接，以减少信号反射。
D
一个10.368 MHz的测试时钟源提供。您也可以提供自己的测试时钟更大的灵活性。
+5 V
180
W
JP1
TDO （引脚7 ）
10.368兆赫
D
74LVT240
Q
33
W
33
W
270
W
74F175
Q
Y
Y
GND （引脚4,6,8,10,12 ）
TMS （引脚1 ）
A
Y
Y
TDI （引脚3 ）
EMU0 （引脚13 ）
74AS1034
EMU1 （引脚14 ）
+5 V
180
W
JP2
TCK_RET （引脚9 ）
{
PD （ VCC ） （引脚5 ）
100
W
树脂
TL7705A
270
W
74AS1004
TRST （引脚2 ）
TCK （引脚11 ）
{
仿真器主机使用TCK_RET作为时钟源为内部同步。 TCK被设置为一个可选的目标系统
测试时钟源。
图12. JTAG仿真器电缆荚界面
邮政信箱1443
休斯敦，得克萨斯州77251-1443
21
