TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
D
高性能浮点数字
信号处理器（DSP） ：
- TMS320VC33-150
- 13 - ns指令周期时间
- 150百万次浮点操作
每秒（ MFLOPS ）
- 75每秒百万条指令
（ MIPS）的
- TMS320VC33-120
- 17 - ns指令周期时间
- 120 MFLOPS
- 60 MIPS
34K
×
32位（ 1.1兆位）片上的字
双存取静态随机存取
存储器（SRAM ）配置2
×
16K加
2
×
1K块，以改善内部
性能
X5的锁相环（PLL ）时钟
发电机
超低功耗： < 200毫瓦@ 150 MFLOPS
32位高性能CPU
16位/ 32位整数和32位/ 40位
浮点运算
四个内部解码页频闪灯来
简化了接口的I / O和内存
器件
引导程序加载器
EDGEMODE可选的外部中断
32位指令字， 24位地址
八扩展精度寄存器
D
片上存储器映射的外设：
- 一个串口
- 2个32位定时器
- 直接内存访问（ DMA ）
协处理器并行I / O和CPU
手术
制作采用0.18微米（L
EFF
- 有效
栅极长度）的时间表工艺
德州仪器技术（ TI ）
144引脚小外形四方扁平封装（ LQFP ）
（ PGE后缀）
两个地址发生器与八
辅助寄存器和两个辅助
注册运算单元（ ARAUs ）
两种低功耗模式
两个和三个操作数指令
并行算术/逻辑单元（ ALU ）和
在单周期乘法器执行
块重复功能
零开销循环利用单周期
分支机构
有条件的调用和返回
联锁说明
多支持
总线控制寄存器配置
选通控制等待状态产生
1.8 -V （核心）和3.3 V （ I / O）电源电压
片基于扫描的仿真逻辑，
IEEE标准1149.1
（JTAG）
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
描述
在TMS320VC33 DSP处于0.18微米的四级金属的CMOS制造的32位浮点处理器
（时间线）的技术。该TMS320VC33是TMS320C3X系列DSP的来自得克萨斯州的一部分
仪器。
的TMS320C3X的内部总线连接和专用数字信号处理指令集具有的速度和
灵活地执行高达每秒1.5亿次浮点运算（ MFLOPS ） 。在TMS320VC33
在硬件上实现功能优化速度等处理器通过软件或实施
微码。此硬件密集型方法提供性能先前在单个芯片上不可用。
该TMS320VC33可以在一个单一的整数或浮点数数据进行并行乘法和ALU操作
周期。每个处理器还具有一个通用寄存器文件中，一个程序的高速缓存，专门ARAUs ，
内部双存取存储器，一个DMA通道支持并发I / O，以及一个简短的机器周期时间。
高的性能和易用性是这些特征的结果。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
时间轴是德州仪器的商标。
其他商标均为其各自所有者的财产。
IEEE标准1149.1-1990标准试验访问端口
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2004年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
描述（续）
通用的应用程序是由大的地址空间大大增强，多处理器接口，
内部和外部产生的等待状态，一个外部接口端口，两个定时器，一个串行端口，
多重中断结构。在TMS320C3X支持多种来自主机系统的应用
处理器专用的协处理器。高层次的语言支持是很容易通过实施
基于寄存器的体系结构，大的地址空间，强大的寻址模式，灵活的指令集，并
同时支持浮点运算。
在TMS320VC33是TMS320C31的超集。设计师现在有片上的附加1M位
SRAM ， 150 MFLOPS的最高吞吐量，和多个I / O增强功能，便于升级
当前的系统或创建新的基线。本数据手册提供了充分利用所需的信息
在TMS320VC33设备的新功能。对于一般的TMS320C3X架构和编程的信息，
见
TMS320C3X用户指南
（文献编号SPRU031 ） 。
2
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
引脚
PGE包装
（ TOP VIEW ）
A21
DV DD
A22
A23
V SS
RSV0
RSV1
CVDD
CLKMD0
CLKMD1
PLLV SS
XIN
XOUT
PLLV DD
EXTCLK
DV DD
SHZ
RESET
V SS
MCBL / MP
EDGEMODE
CVDD
INT0
INT1
INT2
INT3
V SS
XF0
XF1
DV DD
TCLK0
TCLK1
V SS
DX0
FSX0
CLKX0
119
118
117
116
115
114
113
112
111
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
110
A20
VSS
A19
A18
A17
DVDD
A16
A15
VSS
A14
A13
CVDD
A12
A11
DVDD
A10
A9
VSS
A8
A7
A6
A5
DVDD
A4
VSS
A3
A2
CVDD
A1
A0
DVDD
PAGE3
PAGE2
VSS
PAGE1
PAGE0
109
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
DVDD
CLKR0
FSR0
VSS
DR0
TRST
TMS
CVDD
TDI
TDO
TCK
VSS
EMU0
EMU1
DVDD
D0
D1
D2
D3
VSS
D4
D5
DVDD
D6
D7
CVDD
D8
D9
VSS
D10
D11
DVDD
D12
D13
D14
D15
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是地同时为I / O
销和核心的CPU。
PLLVDD和PLLVSS是分离的PLL电源引脚，应在外部连接到CVDD和VSS上。
该TMS320VC33器件采用144引脚小外形四方扁平封装（ PGE后缀） 。
H1
H3
V SS
STRB
读/写
DV DD
IACK
RDY
CVDD
HOLD
HOLDA
V SS
D31
D30
D29
DVDD
D28
D27
V SS
D26
D25
D24
DV DD
D23
D22
V SS
D21
D20
CVDD
D19
D18
DV DD
D17
D16
V SS
DV DD
邮政信箱1443
休斯敦，得克萨斯州77251-1443
3
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
端子分配
（按字母顺序排列）
信号
名字
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
A22
A23
CLKMD0
CLKMD1
CLKR0
CLKX0
针
数
30
29
27
26
24
22
21
20
19
17
16
14
13
11
10
8
7
5
4
3
1
144
142
141
136
135
107
109
12
28
46
66
CVDD
83
101
123
137
DVDD
信号
名字
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
D16
D17
D18
D19
D20
D21
D22
D23
D24
D25
D26
D27
D28
D29
D30
D31
DR0
针
数
93
92
91
90
88
87
85
84
82
81
79
78
76
75
74
73
71
70
68
67
65
64
62
61
59
58
57
55
54
52
51
50
104
6
15
23
DX0
EDGEMODE
EMU0
EMU1
EXTCLK
FSR0
FSX0
H1
H3
HOLD
HOLDA
IACK
INT0
INT1
INT2
INT3
MCBL / MP
PAGE0
PAGE1
PAGE2
PAGE3
PLLVDD
DVDD
信号
名字
针
数
31
37
43
53
60
69
77
86
94
108
115
129
143
111
124
96
95
130
106
110
38
39
47
48
44
122
121
120
119
125
36
35
33
32
131
XIN
XOUT
XF0
VSS
信号
名字
读/写
RDY
RESET
RSV0
RSV1
SHZ
STRB
TCK
TCLK0
TCLK1
TDI
TDO
TMS
TRST
针
数
42
45
127
139
138
128
41
98
114
113
100
99
102
103
2
9
18
25
34
40
49
56
63
72
80
89
97
105
112
118
126
140
133
132
117
PLLVSS
134
XF1
116
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是接地同时为I / O管脚和芯
中央处理器。
PLLVDD和PLLVSS是分离的PLL电源引脚，应在外部连接到CVDD和VSS上。
4
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
端子分配
（数值）
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
信号
名字
A20
VSS
A19
A18
A17
DVDD
A16
A15
VSS
A14
A13
CVDD
A12
A11
DVDD
A10
A9
VSS
A8
A7
A6
A5
DVDD
A4
VSS
A3
A2
CVDD
A1
A0
DVDD
PAGE3
PAGE2
VSS
PAGE1
针
数
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
信号
名字
DVDD
H1
H3
VSS
STRB
读/写
DVDD
IACK
RDY
CVDD
HOLD
HOLDA
VSS
D31
D30
D29
DVDD
D28
D27
VSS
D26
D25
D24
DVDD
D23
D22
VSS
D21
D20
CVDD
D19
D18
DVDD
D17
D16
针
数
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
信号
名字
D15
D14
D13
D12
DVDD
D11
D10
VSS
D9
D8
CVDD
D7
D6
DVDD
D5
D4
VSS
D3
D2
D1
D0
DVDD
EMU1
EMU0
VSS
TCK
TDO
TDI
CVDD
TMS
TRST
DR0
VSS
FSR0
CLKR0
针
数
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
信号
名字
CLKX0
FSX0
DX0
VSS
TCLK1
TCLK0
DVDD
XF1
XF0
VSS
INT3
INT2
INT1
INT0
CVDD
EDGEMODE
MCBL / MP
VSS
RESET
SHZ
DVDD
EXTCLK
PLLVDD
XOUT
XIN
PLLVSS
CLKMD1
CLKMD0
CVDD
RSV1
RSV0
VSS
A23
A22
DVDD
36
PAGE0
72
VSS
108
DVDD
144
A21
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是接地同时为I / O管脚和芯
中央处理器。
PLLVDD和PLLVSS是分离的PLL电源引脚，应在外部连接到CVDD和VSS上。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
5
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
D
高性能浮点数字
信号处理器（DSP） ：
- TMS320VC33-150
- 13 - ns指令周期时间
- 150百万次浮点操作
每秒（ MFLOPS ）
- 75每秒百万条指令
（ MIPS）的
- TMS320VC33-120
- 17 - ns指令周期时间
- 120 MFLOPS
- 60 MIPS
34K
×
32位（ 1.1兆位）片上的字
双存取静态随机存取
存储器（SRAM ）配置2
×
16K加
2
×
1K块，以改善内部
性能
X5的锁相环（PLL ）时钟
发电机
超低功耗： < 200毫瓦@ 150 MFLOPS
32位高性能CPU
16位/ 32位整数和32位/ 40位
浮点运算
四个内部解码页频闪灯来
简化了接口的I / O和内存
器件
引导程序加载器
EDGEMODE可选的外部中断
32位指令字， 24位地址
八扩展精度寄存器
D
片上存储器映射的外设：
- 一个串口
- 2个32位定时器
- 直接内存访问（ DMA ）
协处理器并行I / O和CPU
手术
制作采用0.18微米（L
EFF
- 有效
栅极长度）的时间表工艺
德州仪器技术（ TI ）
144引脚小外形四方扁平封装（ LQFP ）
（ PGE后缀）
两个地址发生器与八
辅助寄存器和两个辅助
注册运算单元（ ARAUs ）
两种低功耗模式
两个和三个操作数指令
并行算术/逻辑单元（ ALU ）和
在单周期乘法器执行
块重复功能
零开销循环利用单周期
分支机构
有条件的调用和返回
联锁说明
多支持
总线控制寄存器配置
选通控制等待状态产生
1.8 -V （核心）和3.3 V （ I / O）电源电压
片基于扫描的仿真逻辑，
IEEE标准1149.1
（JTAG）
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
描述
在TMS320VC33 DSP处于0.18微米的四级金属的CMOS制造的32位浮点处理器
（时间线）的技术。该TMS320VC33是TMS320C3X系列DSP的来自得克萨斯州的一部分
仪器。
的TMS320C3X的内部总线连接和专用数字信号处理指令集具有的速度和
灵活地执行高达每秒1.5亿次浮点运算（ MFLOPS ） 。在TMS320VC33
在硬件上实现功能优化速度等处理器通过软件或实施
微码。此硬件密集型方法提供性能先前在单个芯片上不可用。
该TMS320VC33可以在一个单一的整数或浮点数数据进行并行乘法和ALU操作
周期。每个处理器还具有一个通用寄存器文件中，一个程序的高速缓存，专门ARAUs ，
内部双存取存储器，一个DMA通道支持并发I / O，以及一个简短的机器周期时间。
高的性能和易用性是这些特征的结果。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
时间轴是德州仪器的商标。
其他商标均为其各自所有者的财产。
IEEE标准1149.1-1990标准试验访问端口
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2004年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
描述（续）
通用的应用程序是由大的地址空间大大增强，多处理器接口，
内部和外部产生的等待状态，一个外部接口端口，两个定时器，一个串行端口，
多重中断结构。在TMS320C3X支持多种来自主机系统的应用
处理器专用的协处理器。高层次的语言支持是很容易通过实施
基于寄存器的体系结构，大的地址空间，强大的寻址模式，灵活的指令集，并
同时支持浮点运算。
在TMS320VC33是TMS320C31的超集。设计师现在有片上的附加1M位
SRAM ， 150 MFLOPS的最高吞吐量，和多个I / O增强功能，便于升级
当前的系统或创建新的基线。本数据手册提供了充分利用所需的信息
在TMS320VC33设备的新功能。对于一般的TMS320C3X架构和编程的信息，
见
TMS320C3X用户指南
（文献编号SPRU031 ） 。
2
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
引脚
PGE包装
（ TOP VIEW ）
A21
DV DD
A22
A23
V SS
RSV0
RSV1
CVDD
CLKMD0
CLKMD1
PLLV SS
XIN
XOUT
PLLV DD
EXTCLK
DV DD
SHZ
RESET
V SS
MCBL / MP
EDGEMODE
CVDD
INT0
INT1
INT2
INT3
V SS
XF0
XF1
DV DD
TCLK0
TCLK1
V SS
DX0
FSX0
CLKX0
119
118
117
116
115
114
113
112
111
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
110
A20
VSS
A19
A18
A17
DVDD
A16
A15
VSS
A14
A13
CVDD
A12
A11
DVDD
A10
A9
VSS
A8
A7
A6
A5
DVDD
A4
VSS
A3
A2
CVDD
A1
A0
DVDD
PAGE3
PAGE2
VSS
PAGE1
PAGE0
109
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
DVDD
CLKR0
FSR0
VSS
DR0
TRST
TMS
CVDD
TDI
TDO
TCK
VSS
EMU0
EMU1
DVDD
D0
D1
D2
D3
VSS
D4
D5
DVDD
D6
D7
CVDD
D8
D9
VSS
D10
D11
DVDD
D12
D13
D14
D15
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是地同时为I / O
销和核心的CPU。
PLLVDD和PLLVSS是分离的PLL电源引脚，应在外部连接到CVDD和VSS上。
该TMS320VC33器件采用144引脚小外形四方扁平封装（ PGE后缀） 。
H1
H3
V SS
STRB
读/写
DV DD
IACK
RDY
CVDD
HOLD
HOLDA
V SS
D31
D30
D29
DVDD
D28
D27
V SS
D26
D25
D24
DV DD
D23
D22
V SS
D21
D20
CVDD
D19
D18
DV DD
D17
D16
V SS
DV DD
邮政信箱1443
休斯敦，得克萨斯州77251-1443
3
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
端子分配
（按字母顺序排列）
信号
名字
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
A22
A23
CLKMD0
CLKMD1
CLKR0
CLKX0
针
数
30
29
27
26
24
22
21
20
19
17
16
14
13
11
10
8
7
5
4
3
1
144
142
141
136
135
107
109
12
28
46
66
CVDD
83
101
123
137
DVDD
信号
名字
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
D16
D17
D18
D19
D20
D21
D22
D23
D24
D25
D26
D27
D28
D29
D30
D31
DR0
针
数
93
92
91
90
88
87
85
84
82
81
79
78
76
75
74
73
71
70
68
67
65
64
62
61
59
58
57
55
54
52
51
50
104
6
15
23
DX0
EDGEMODE
EMU0
EMU1
EXTCLK
FSR0
FSX0
H1
H3
HOLD
HOLDA
IACK
INT0
INT1
INT2
INT3
MCBL / MP
PAGE0
PAGE1
PAGE2
PAGE3
PLLVDD
DVDD
信号
名字
针
数
31
37
43
53
60
69
77
86
94
108
115
129
143
111
124
96
95
130
106
110
38
39
47
48
44
122
121
120
119
125
36
35
33
32
131
XIN
XOUT
XF0
VSS
信号
名字
读/写
RDY
RESET
RSV0
RSV1
SHZ
STRB
TCK
TCLK0
TCLK1
TDI
TDO
TMS
TRST
针
数
42
45
127
139
138
128
41
98
114
113
100
99
102
103
2
9
18
25
34
40
49
56
63
72
80
89
97
105
112
118
126
140
133
132
117
PLLVSS
134
XF1
116
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是接地同时为I / O管脚和芯
中央处理器。
PLLVDD和PLLVSS是分离的PLL电源引脚，应在外部连接到CVDD和VSS上。
4
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
端子分配
（数值）
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
信号
名字
A20
VSS
A19
A18
A17
DVDD
A16
A15
VSS
A14
A13
CVDD
A12
A11
DVDD
A10
A9
VSS
A8
A7
A6
A5
DVDD
A4
VSS
A3
A2
CVDD
A1
A0
DVDD
PAGE3
PAGE2
VSS
PAGE1
针
数
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
信号
名字
DVDD
H1
H3
VSS
STRB
读/写
DVDD
IACK
RDY
CVDD
HOLD
HOLDA
VSS
D31
D30
D29
DVDD
D28
D27
VSS
D26
D25
D24
DVDD
D23
D22
VSS
D21
D20
CVDD
D19
D18
DVDD
D17
D16
针
数
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
信号
名字
D15
D14
D13
D12
DVDD
D11
D10
VSS
D9
D8
CVDD
D7
D6
DVDD
D5
D4
VSS
D3
D2
D1
D0
DVDD
EMU1
EMU0
VSS
TCK
TDO
TDI
CVDD
TMS
TRST
DR0
VSS
FSR0
CLKR0
针
数
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
信号
名字
CLKX0
FSX0
DX0
VSS
TCLK1
TCLK0
DVDD
XF1
XF0
VSS
INT3
INT2
INT1
INT0
CVDD
EDGEMODE
MCBL / MP
VSS
RESET
SHZ
DVDD
EXTCLK
PLLVDD
XOUT
XIN
PLLVSS
CLKMD1
CLKMD0
CVDD
RSV1
RSV0
VSS
A23
A22
DVDD
36
PAGE0
72
VSS
108
DVDD
144
A21
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是接地同时为I / O管脚和芯
中央处理器。
PLLVDD和PLLVSS是分离的PLL电源引脚，应在外部连接到CVDD和VSS上。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
5
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
D
高性能浮点数字
D
D
D
D
D
D
D
D
D
D
信号处理器（DSP） ：
- TMS320VC33-150
-
- 13 - ns指令周期时间
-
- 150百万次浮点操作
-
每秒（ MFLOPS ）
- 75每秒百万条指令
-
（ MIPS）的
- TMS320VC33-120
-
- 17 - ns指令周期时间
-
- 120 MFLOPS
-
- 60 MIPS
-
34K
×
32位（ 1.1兆位）片上的字
双存取静态随机存取
存储器（SRAM ）配置2
×
16K加
2
×
1K块，以改善内部
性能
X5的锁相环（PLL ）时钟
发电机
超低功耗： < 200毫瓦@ 150 MFLOPS
32位高性能CPU
16位/ 32位整数和32位/ 40位
浮点运算
四个内部解码页频闪灯来
简化了接口的I / O和内存
器件
引导程序加载器
EDGEMODE可选的外部中断
32位指令字， 24位地址
八扩展精度寄存器
D
片上存储器映射的外设：
D
D
D
D
D
D
D
D
D
D
D
D
D
- 一个串口
-
- 2个32位定时器
-
- 直接内存访问（ DMA ）
-
协处理器并行I / O和CPU
手术
制作采用0.18微米（L
EFF
- 有效
栅极长度）的时间表工艺
德州仪器技术（ TI ）
144引脚小外形四方扁平封装（ LQFP ）
（ PGE后缀）
两个地址发生器与八
辅助寄存器和两个辅助
注册运算单元（ ARAUs ）
两种低功耗模式
两个和三个操作数指令
并行算术/逻辑单元（ ALU ）和
在单周期乘法器执行
块重复功能
零开销循环利用单周期
分支机构
有条件的调用和返回
联锁说明
多支持
总线控制寄存器配置
选通控制等待状态产生
1.8 -V （核心）和3.3 V （ I / O）电源电压
片基于扫描的仿真逻辑，
IEEE标准1149.1
（JTAG）
描述
在TMS320VC33 DSP处于0.18微米的四级金属的CMOS制造的32位浮点处理器
（时间线）的技术。该TMS320VC33是TMS320C3X系列DSP的来自得克萨斯州的一部分
仪器。
的TMS320C3X的内部总线连接和专用数字信号处理指令集具有的速度和
灵活地执行高达每秒1.5亿次浮点运算（ MFLOPS ） 。在TMS320VC33
在硬件上实现功能优化速度等处理器通过软件或实施
微码。此硬件密集型方法提供性能先前在单个芯片上不可用。
该TMS320VC33可以在一个单一的整数或浮点数数据进行并行乘法和ALU操作
周期。每个处理器还具有一个通用寄存器文件中，一个程序的高速缓存，专门ARAUs ，
内部双存取存储器，一个DMA通道支持并发I / O，以及一个简短的机器周期时间。
高的性能和易用性是这些特征的结果。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
时间轴是德州仪器的商标。
其他商标均为其各自所有者的财产。
IEEE标准1149.1-1990标准试验访问端口
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2004年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251--1443
1
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
描述（续）
通用的应用程序是由大的地址空间大大增强，多处理器接口，
内部和外部产生的等待状态，一个外部接口端口，两个定时器，一个串行端口，
多重中断结构。在TMS320C3X支持多种来自主机系统的应用
处理器专用的协处理器。高层次的语言支持是很容易通过实施
基于寄存器的体系结构，大的地址空间，强大的寻址模式，灵活的指令集，并
同时支持浮点运算。
在TMS320VC33是TMS320C31的超集。设计师现在有片上的附加1M位
SRAM ， 150 MFLOPS的最高吞吐量，和多个I / O增强功能，便于升级
当前的系统或创建新的基线。本数据手册提供了充分利用所需的信息
在TMS320VC33设备的新功能。对于一般的TMS320C3X架构和编程的信息，
见
TMS320C3X用户指南
（文献编号SPRU031 ） 。
2
邮政信箱1443
休斯敦，得克萨斯州77251--1443
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
引脚
PGE包装
（ TOP VIEW ）
A21
DV DD
A22
A23
V SS
RSV0
RSV1
CVDD
CLKMD0
CLKMD1
PLLV SS
XIN
XOUT
PLLV DD
EXTCLK
DV DD
SHZ
RESET
V SS
MCBL / MP
EDGEMODE
CVDD
INT0
INT1
INT2
INT3
V SS
XF0
XF1
DV DD
TCLK0
TCLK1
V SS
DX0
FSX0
CLKX0
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
A20
V
SS
A19
A18
A17
DV
DD
A16
A15
V
SS
A14
A13
CV
DD
A12
A11
DV
DD
A10
A9
V
SS
A8
A7
A6
A5
DV
DD
A4
V
SS
A3
A2
CV
DD
A1
A0
DV
DD
PAGE3
PAGE2
V
SS
PAGE1
PAGE0
109
119
118
117
116
115
114
113
112
110
111
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
DV
DD
CLKR0
FSR0
V
SS
DR0
TRST
TMS
CV
DD
TDI
TDO
TCK
V
SS
EMU0
EMU1
DV
DD
D0
D1
D2
D3
V
SS
D4
D5
DV
DD
D6
D7
CV
DD
D8
D9
V
SS
D10
D11
DV
DD
D12
D13
D14
D15
DV
DD
是/电源为I O引脚，而CV
DD
为CPU的核心电源。 V
SS
是接地同时为I / O的
销和核心的CPU。
PLLV
DD
和PLLV
SS
被隔离PLL电源引脚应外部连接到CV
DD
和V
SS,
分别。
该TMS320VC33器件采用144引脚小外形四方扁平封装（ PGE后缀） 。
H1
H3
V SS
STRB
读/写
DV DD
IACK
RDY
CVDD
HOLD
HOLDA
V SS
D31
D30
D29
DVDD
D28
D27
V SS
D26
D25
D24
DV DD
D23
D22
V SS
D21
D20
CVDD
D19
D18
DV DD
D17
D16
V SS
DV DD
邮政信箱1443
休斯敦，得克萨斯州77251--1443
3
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
端子分配
（按字母顺序排列）
信号
名字
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
A22
A23
CLKMD0
CLKMD1
CLKR0
CLKX0
针
数
30
29
27
26
24
22
21
20
19
17
16
14
13
11
10
8
7
5
4
3
1
144
142
141
136
135
107
109
12
28
46
CV
DD
66
83
101
123
137
信号
名字
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
D16
D17
D18
D19
D20
D21
D22
D23
D24
D25
D26
D27
D28
D29
D30
D31
DR0
DV
DD
针
数
93
92
91
90
88
87
85
84
82
81
79
78
76
75
74
73
71
70
68
67
65
64
62
61
59
58
57
55
54
52
51
50
104
6
15
23
信号
名字
针
数
31
37
43
53
60
69
信号
名字
读/写
RDY
RESET
RSV0
RSV1
SHZ
STRB
TCK
TCLK0
TCLK1
TDI
TDO
TMS
TRST
针
数
42
45
127
139
138
128
41
98
114
113
100
99
102
103
2
9
18
25
34
40
49
56
63
72
80
89
97
105
112
118
126
140
DV
DD
77
86
94
108
115
129
143
DX0
EDGEMODE
EMU0
EMU1
EXTCLK
FSR0
FSX0
H1
H3
HOLD
HOLDA
IACK
INT0
INT1
INT2
INT3
MCBL / MP
PAGE0
PAGE1
PAGE2
PAGE3
PLLV
DD
PLLV
SS
111
124
96
95
130
106
110
38
39
47
48
44
122
121
120
119
125
36
35
33
32
131
134
V
SS
XIN
XOUT
XF0
XF1
133
132
117
116
DV
DD
是/电源为I O引脚，而CV
DD
为CPU的核心电源。 V
SS
是接地同时为I / O管脚和芯
中央处理器。
PLLV
DD
和PLLV
SS
被隔离PLL电源引脚应外部连接到CV
DD
和V
SS,
分别。
4
邮政信箱1443
休斯敦，得克萨斯州77251--1443
TMS320VC33
数字信号处理器
SPRS087E - 1999年2月 - 修订2004年1月
端子分配
（数值）
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
信号
名字
A20
V
SS
A19
A18
A17
DV
DD
A16
A15
V
SS
A14
A13
CV
DD
A12
A11
DV
DD
A10
A9
V
SS
A8
A7
A6
A5
DV
DD
A4
V
SS
A3
A2
CV
DD
A1
A0
DV
DD
PAGE3
PAGE2
V
SS
PAGE1
PAGE0
针
数
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
信号
名字
DV
DD
H1
H3
V
SS
STRB
读/写
DV
DD
IACK
RDY
CV
DD
HOLD
HOLDA
V
SS
D31
D30
D29
DV
DD
D28
D27
V
SS
D26
D25
D24
DV
DD
D23
D22
V
SS
D21
D20
CV
DD
D19
D18
DV
DD
D17
D16
V
SS
针
数
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
信号
名字
D15
D14
D13
D12
DV
DD
D11
D10
V
SS
D9
D8
CV
DD
D7
D6
DV
DD
D5
D4
V
SS
D3
D2
D1
D0
DV
DD
EMU1
EMU0
V
SS
TCK
TDO
TDI
CV
DD
TMS
TRST
DR0
V
SS
FSR0
CLKR0
DV
DD
针
数
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
信号
名字
CLKX0
FSX0
DX0
V
SS
TCLK1
TCLK0
DV
DD
XF1
XF0
V
SS
INT3
INT2
INT1
INT0
CV
DD
EDGEMODE
MCBL / MP
V
SS
RESET
SHZ
DV
DD
EXTCLK
PLLV
DD
XOUT
XIN
PLLV
SS
CLKMD1
CLKMD0
CV
DD
RSV1
RSV0
V
SS
A23
A22
DV
DD
A21
DV
DD
是/电源为I O引脚，而CV
DD
为CPU的核心电源。 V
SS
是接地同时为I / O管脚和芯
中央处理器。
PLLV
DD
和PLLV
SS
被隔离PLL电源引脚应外部连接到CV
DD
和V
SS,
分别。
邮政信箱1443
休斯敦，得克萨斯州77251--1443
5
QQ：2880707522 复制
