位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XC4028XL-6PG299M > XC4028XL-6PG299M PDF资料 > XC4028XL-6PG299M PDF资料5第8页
R
XC4000E和XC4000X系列现场可编程门阵列
支持CLB内存CON连接gurations和定时模式
对于单端口和双端口模式显示在
表3中。
XC4000系列器件是连接第一个可编程逻辑
与边沿触发（同步）的设备和双端口
RAM可访问的用户。边沿触发RAM simpli-
科幻ES系统定时。双口RAM加倍有效
吞吐量的FIFO的应用程序。这些特征可以是
单独设置任何XC4000系列CLB 。
片上和边沿触发RAM的优点
片上RAM是非常快的。读访问时间是
相同的逻辑延迟。写访问时间
稍微慢一些。二者的存取时间比快得多
关闭任何芯片解决方案，因为它们避免I / O延迟。
边沿触发的RAM中，也被称为同步RAM ，是一个
以前从未在现场可编程功能可
门阵列。与设计的简单边沿触发
RAM中，并且显着地更高达到的性能，
加起来就是一个显着的改进，现有设备
带有片上RAM 。
三个应用说明可从赛灵思的显示
坏话边沿触发RAM ： “ XC4000E
边沿触发和
双端口RAM的能力。“
“实施
在FIFO中
XC4000E RAM “
和“同步
和异步
FIFO的设计“ 。
所有这三个应用笔记适用于
XC4000E和XC4000X RAM 。
表3 ：支持RAM模式
16
x
1
√
√
16
x
2
√
32
x
1
√
边沿
引发
定时
√
√
级别 -
敏感
定时
√
所选择的定时模式适用于函数发生器
当两个都是CLB职责范围内CON组fi gured的RAM 。
的读出接口的数目也是可编程的：
单端口：每个函数发生器有一个共同的
读写端口
双端口：两个函数发生器CON连接gured
一起作为单个16X1双端口RAM具有一个写
端口和两个读端口。同时读取和写入
操作，以相同或不同的地址是
支持。
RAM CON组fi guration选项通过将选定的
相应的库元件。
选择一个RAM CON组fi guration模式
内存模式下，适当选择一个给定的设计
应根据定时和资源需求，
所需的功能，并设计亲的简单
塞斯。推荐的使用量示于
表4 。
电平敏感的区别，边沿触发，
和双端口RAM只有在写操作。读
操作和定时是相同的所有操作模式。
表4 ： RAM模式选择
双端口
平桑斯边特里格边特里格
可持续的竞争
ERED
ERED
用于新
设计？
尺寸（ 16X1 ，
注册）
同时
读/写
相对的
性能
No
1/2 CLB
No
X
是的
1/2 CLB
No
2X
是的
1 CLB
是的
2X (4X
有效的）
单端口
双端口
RAM CON组fi guration选项
在任何CLB函数发生器可以CON组fi gured作为
RAM阵列以下尺寸：
两个16X1的RAM ：两个数据输入和两个输出数据
以相同，或者，如果优选的，不同的寻址
每个RAM
一个32x1的RAM ：一个数据输入和一个输出数据。
一个F或G函数发生器可以CON组fi gured作为16X1
而其他函数发生器用于实现RAM的
精神疾病的多达5个输入的任何功能。
此外，该XC4000系列的RAM可以具有的
2计时模式：
边沿触发（同步） ：写入的数据
在CLB时钟指定的边缘。我们作为一个真正的
时钟使能。
电平敏感（异步） ：外部WE信号
充当写选通。
RAM输入和输出
在F1- F4和G1 -G4输入的函数发生器行动
作为地址线，选择每个特定存储单元
查表。
在CLB控制信号的功能发生变化时，
函数发生器CON连接gured的RAM 。该
DIN / H 2， H 1和SR / H0行成为2的数据输入
（D0，D1 ）和写使能（WE ）输入用于16×2
内存。当选择了32x1 CON组fi配置中， D1的作用
作为科幻FTH地址位和D0为数据输入。
存储器单元（或多个）被寻址的内容是
可在F '和G'的函数发生器的输出。他们
可通过其X和Y输出退出CLB ，或者可以是的Cap-
捕获的原始图像中的CLB FL IP- FL运（ S） 。
CON连接guring的CLB函数发生器作为读/写
存储器不影响其他por-的功能
6-12
1999年5月14日（版本1.6 ）
