位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XC4028XL-6PG299M > XC4028XL-6PG299M PDF资料 > XC4028XL-6PG299M PDF资料5第5页
R
XC4000E和XC4000X系列现场可编程门阵列
详细功能描述
XC4000系列器件实现通过高速
先进的半导体技术和改进的架构设计师用手工
tecture 。该XC4000E和XC4000X支持系统时钟
高达80MHz的速率和超过内部性能
150兆赫。相比老赛灵思FPGA系列，
XC4000系列器件的功能更加强大。他们提供
片上沿触发和双端口RAM ，时钟使能
在I / O FL IP- FL OPS和宽输入解码器。它们更
全能在许多应用中，特别是那些涉及
内存。设计周期更快，由于组合
增加的布线资源和更先进的软
洁具。
每个CLB包含可被使用的两个存储元件
存储函数发生器的输出。然而， stor-
年龄元件和函数发生器也可使用
独立。这些存储单元可以是CON连接gured
作为IP- FL佛罗里达州两个XC4000E和XC4000X设备OPS ;在
XC4000X它们可任选地CON组fi gured作为锁存器。 DIN
可以作为一个直接输入到两个存储的
元素。 H1可以带动其他通过H功能
发电机。函数发生器输出也可驱动两个
输出独立的存储元件的输出。这
多功能性增加的逻辑容量和简化网络连接的ES路由。
十三CLB输入和四个输出CLB提供访问
到函数发生器和存储元件。这些
输入和输出连接至所述可编程在互连
外块NECT资源。
基本构建模块
赛灵思用户可编程门阵列包括两个主要
CON连接的可配置元素： CON连接的可配置逻辑块（CLB ）
和输入/输出模块（IOB ） 。
CLB中提供了构建的功能元件
该用户的逻辑。
IOB中提供的封装引脚接口
和内部信号线。
其他三个类型的电路还提供：
三态缓冲器（ TBUFs ）驾驶水平的延绳
每个CLB相关。
宽边解码器可围绕周边
每个设备的。
片上振荡器提供。
可编程互连资源提供路由
路径连接的输入和输出，这些骗子网络G-
urable元件到适当的网络。
各电路块的功能中被定制
通过编程内部静态存储单元CON组fi guration 。
存储在这些存储单元中的值确定了
逻辑功能和互连的实现
FPGA 。这些可用的电路是在该所述的
部分。
函数发生器
四个独立的输入被提供给每个两个功能
化发电机（ F1 - F4和G1 - G4 ） 。这些功能gen-
erators ，与输出标记的F '和G'各自是可
实施任何随意去连接斯内德布尔函数
四个输入。该函数发生器实现
存储器查找表。因此传播延迟是
独立实现的功能。
第三个函数发生器，标有H' ，可以实现任何
它的三个输入端的布尔函数。其中两个输入都可以
任选地是在F '和G'的功能发生器的输出。
可替换地，其中的一个输入端或两者可以来自
在CLB （ H2 ， H0 ）之外。第三个输入必须来自
外的块（ H 1 ） 。
从函数发生器的信号可以退出CLB
两个输出。 F'或H '可被连接到X输出。 G'或
H'可以连接到Y输出端。
甲CLB可用于实现任何以下功能的
系统蒸发散：
最多四个变量的任何一秒的任何功能，再加上
功能最多四个不相关的变量，以及任何第三
最多三个不相关的变量的函数
1
网络中的任何单一功能已经变量
四个变量与一些任何共同发挥作用
六个变量的函数
多达九个变量的某些功能。
实现广泛的功能，在一个单一的块减少了
所需的块的数目和在信号中的延迟
路径，实现既增加了容量和速度。
在CLB函数发生器显着的多功能性
提高了系统的运行速度。此外，该设计软件
工具可与每个函数发生器的独立处理。
这种灵活性提高了电池的使用情况。
6
CON连接可配置逻辑块（CLB ）
CON连接可配置逻辑块实现大部分的逻辑中
一个FPGA 。 CLB的元素显示在所述主
图1 。
两个4输入函数发生器（ F和G ）的报价
无限制的通用性。大多数组合逻辑功能
需要四个或更少的投入。然而，第三个功能gener-
员（H）的设置。轰函数发生器有三个
输入。或者零个，一个或两个这些输入可以是
F和G的输出;另一输入端（ S）的来自外部的
CLB 。在CLB能，因此，完成某些功能
最多九个变量，如奇偶校验或膨胀式
两组四个输入能够认同的比较。
1.当生成三个单独的函数，该函数的输出中的一个必须被捕获在佛罗里达州的ip-佛罗里达州运内部的CLB 。只有两个
未注册的函数发生器的输出可从CLB 。
1999年5月14日（版本1.6 ）
6-9
