位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XC4028XL-6PG299M > XC4028XL-6PG299M PDF资料 > XC4028XL-6PG299M PDF资料1第38页
R
XC4000E和XC4000X系列现场可编程门阵列
表16 ：引脚说明（续）
I / O
I / O
中
后
CON连接克。 CON连接克。
引脚说明
这四个输入端均采用异步外设模式。该芯片被选中
当CS0为低和CS1为高。当芯片被选中，一个低导写选
（WS）加载存在于D0中的数据 - D7输入到内部数据缓冲器。一种低
CS0 ， CS1 ，
在读选通（ RS ） D7改变成状态输出 - 高，如果准备好，如果小忙 -
I
I / O
WS ， RS
并驱动D0 - D6高。
在快速模式下， CS1用作串行使能信号的菊花链。
WS和RS应该是相互排斥的，但是如果两者都低同时，写
频闪覆盖。配置完成后，这些都是用户可编程I / O引脚。
在主并行配置，这18个输出引脚地址的配置
A0 - A17
O
I / O
EPROM 。配置完成后，他们是用户可编程I / O引脚。
A18 - A21
在主用XC4000X主并行配置，这4个输出引脚添加
（ XC4003XL到
O
I / O
4更多的比特来解决配置EPROM中。配置完成后，它们是由用户亲
XC4085XL)
可编程I / O引脚。 （有关更多详细信息主并行配置部分。 ）
在主并行和外设配置，这八个输入引脚接收CON-
D0 - D7
I
I / O
成形的数据。配置完成后，他们是用户可编程I / O引脚。
在从串行或主串行配置， DIN为串行配置数据
DIN
I
I / O
输入上接收的CCLK的上升沿数据。在并行配置， DIN是
在D0输入。配置完成后， DIN是用户可编程I / O引脚。
在任何模式，但快速模式配置， DOUT是串行配置
数据输出，可以驱动的菊花链从FPGA中的DIN 。 DOUT数据变化
在CCLK的下降沿，在收到后一和半CCLK周期
DOUT
O
I / O
DIN输入。
在快递modefor XC4000E和XC4000X只， DOUT是状态输出，可以
开车的菊花链FPGA中的CS1 ，启用和禁用下游设备。
配置完成后， DOUT是用户可编程I / O引脚。
不受限制的用户可编程I / O引脚
这些引脚可以被配置为输入和/或输出完成配置后。
弱
I / O
I / O
在配置完成后，这些引脚有一个内部高价值的上拉电阻
引体向上
器（为25kΩ - 100 kΩ的），它定义的逻辑电平为高。
引脚名称
边界扫描
在“指甲床”已检测的传统方法
电子组件。这种方法已经成为少
相应的，由于接近引脚间距和更精密完善
像表面贴装技术cated装配方法
和多层电路板。在IEEE边界扫描标准
1149.1的开发是为了方便电路板级测试
电子组件。设计和测试工程师可以
在他们的设备中嵌入一个标准的测试逻辑结构，以
实现高故障覆盖率的I / O和内部逻辑。这
结构很容易用一个四针接口来实现
任何边界扫描兼容的IC 。 IEEE 1149.1 compati-
BLE设备可以是串行菊花链连接在一起，连续的
连接的并联，或两者的组合。
在XC4000系列实现了IEEE 1149.1兼容
BYPASS ，预紧/采样和EXTEST边界
扫描指令。当边界扫描CON组fi guration
选项选中，三个正常用户I / O引脚变为ded-
icated输入用于这些功能。另一位用户输出引脚
成为专用边界扫描输出。详情
6-42
如何启用此线路是后面的节覆盖
化。
通过行使这些输入信号时，用户可以依次加载
命令和数据转换成这些装置来控制driv-
荷兰国际集团的产出，并检查他们的投入。这
法是一种改进的床的钉测试。它
避免了需要过驱动装置的输出，并且它减少了
用户界面以四个引脚。一个可选的网络FTH引脚，复位
为控制逻辑，在标准中被描述，但并不
在赛灵思器件中实现。
专用芯片的逻辑实现了IEEE 1149.1
功能包括具有16个状态机，一个指令寄存器
器和多个数据寄存器。功能细节
可以在IEEE 1149.1特定网络连接的阳离子中找到，并且还
在赛灵思的应用探讨注意XAPP 017 ： “ Bound-
元在扫描XC4000器件。 “
图40第43页
显示了一个简化的方框图
与边界扫描的XC4000E输入/输出模块
实现的。 XC4000X边界扫描逻辑是相同的。
1999年5月14日（版本1.6 ）
