位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XCR3128-15VQ84I > XCR3128-15VQ84I PDF资料 > XCR3128-15VQ84I PDF资料2第9页
R
XCR3128 ： 128宏单元CPLD
表5 ：编程规范
符号
DC参数
V
CC
供应编程/校验
V
CCP
I
CCP
I
CC
极限编程/校验
V
IH
输入电压（高）
V
IL
输入电压（低）
V
SOL
输出电压（低）
V
SOH
输出电压（高）
TDO_I
OL
输出电流（低）
TDO_I
OH
输出电流（高）
AC参数
f
最大
CLK频率最高
PWE
脉冲宽度擦除
PWP
脉冲宽度节目
PWV
脉冲宽度核实
INIT
初始化时间
TCK前TMS_SU TMS建立时间
=
TDI_SU
TCK之前， TDI建立时间
=
TMS_H
TCK TMS后保持时间
=
TDI_H
TCK TDI后保持时间
=
有效后TDO_CO TDO TCK
Ο
参数
分钟。
3.0
2.0
0.8
0.5
2.4
8
-8
10
100
10
10
100
10
10
25
25
40
马克斯。
3.6
200
单位
V
mA
V
V
V
V
mA
mA
兆赫
ms
ms
s
s
ns
ns
ns
ns
ns
终端
了CoolRunner XCR3128 CPLD是TotalCMOS
设备。与其它CMOS器件，重要的是要
考虑如何正确地终止未使用的输入和I / O
当引脚制造印刷电路板。允许未使用的输入
和I / O引脚悬空会导致电压是在直线
在CMOS的输入结构的区域，这可以增加
该装置的功率消耗。该XCR3128
CPLD器件具有可编程片上下拉电阻上
每个I / O引脚。这些下拉都将自动激活
通过为所有未使用的I / O引脚的钳工软件。需要注意的是一个I / O
宏蜂窝用作掩埋逻辑不具有的I / O的
引脚用于输入被认为是未使用的，并且
下拉电阻将被导通。我们建议
在XCR3128设备上的任何未使用的I / O引脚留不整合
连接的。
有与无关联的片上下拉结构
专用输入引脚。赛灵思建议，任何
未使用的专用输入与外部10kΩ的终止
上拉电阻。这些引脚可以直接连接到
V
CC
或GND ，而是使用外部上拉电阻main-
tains最大的设计灵活性应未使用的一个
专用输入需要，由于未来的设计变更。
当使用JTAG / ISP的功能，这也是recom-
修补该10kΩ的上拉电阻器被上每个用于
与四个强制性JTAG信号相关联的引脚。字母
婷这些信号漂浮可引起TMS的电压
接近地面，这可能会导致设备
进入JTAG / ISP模式在不确定的时间。看到应用程序
阳离子笔记
JTAG和ISP概述赛灵思XPLA1和
XPLA2的CPLD
和
终止未使用的I / O引脚赛灵思
XPLA1和XPLA2的CoolRunner CPLD器件
了解更多信息
化。
JTAG和ISP接口技术
对于一些行业建立的方法存在
JTAG / ISP与CPLD的等综合税务局局长接口
cuits 。赛灵思XCR3128支持以下方法：
PC并行端口
工作站或PC串行端口
嵌入式处理器
自动测试设备
第三方编程
高端JTAG和ISP工具
边界扫描描述语言（ BSDL ） descrip-
在XCR3128和灰也可从赛灵思在使用
测试程序的开发。有关JTAG更多详细信息和
ISP的XCR3128 ，请参阅相关的应用笔记：
JTAG和ISP概述赛灵思XPLA1和XPLA2
CPLD器件。
9
www.xilinx.com
1-800-255-7778
DS034 （ V1.2 ） 2000年8月10日
