XRD9855/9856
XRD98L55/98L56
模拟数字转换器
模拟 - 数字转换器是基于一个双
步分不等闪存转换器架构与
建于跟踪和保持输入级。 ADC转换
通过内部产生的信号， ADCLK控制
（见
图3）。
该ADC跟踪CDS的输出/
PGA同时ADCLK高，拥有的时候是ADCLK
低。这允许最长时间的CDS / PGA
输出进行采样之前解决它的最终价值。
然后进行转换和并行
输出被更新时，一个2.5循环管道的延迟后，上
RSTCCD的上升沿。的流水线延迟
整个XRD9855 / XRD9856为4个时钟周期。
内部基准值由一个电阻器来设定
V之间的分隔
DD
和GND 。为了使内部
参考，连接V
RTO
到V
RT
并连接V
RBO
to
V
RB
。为了最大限度地提高XRD9855的性能/
XRD9856 ，内部引用应使用
去耦至GND 。虽然内部参考
已被设置为最大化的性能
CDS / PGA的信道，一些应用可能需要
其他参考值。使用外部基准，
驱动V
RT
直接与所希望的电压的引脚。
连接V
RB
到V
RBO
。不开车V
RB
直接。该
ADC并行输出总线配备有高阻抗
ANCE能力，通过OE控制。的输出是
当启用OE低。
自动失调校准，补偿[ 7 ： 0 ]
为了获得最大的彩色分辨率和动态
范围内，这部分采用了数字控制的偏移校准
化系统，以补偿外部的偏移
CCD的信号以及所述的CDS的内部偏置， PGA的
和ADC 。
校准时将CCD进行每帧
输出光黑色像素，请参阅
节帧定时。校正逻辑的COM
剥ADC输出到存储在串行的值
端口偏移寄存器，递增或递减
偏移调整DAC使ADC码等于
在偏移寄存器代码。第一重调整
张塌塌米8个像素，则6个像素为后续调整
求。偏移寄存器是8位宽。两个最高有效位设置
到00时相比， 10位ADC码相加。
电后的部分可能需要高达264调整
ments收敛于适当的偏移量。这些调整
可进行调整过的行或帧。为
每行的例子，用20光学黑色像素，则
校准将每行3调整和初始
融合将需要最多88行。
图表1 。
XRD9855典型Vdrk （ CCD偏移）
校正范围25°C
修订版1.01
13
