YSS932
2 ）主DSP模块
2-1 ）串行数据输入/输出
可持续发展影响评价
这用于输入PCM或比特流进主DSP模块。正常情况下，外部的PCM输出
ADC输入。
输入格式可以通过设置SDIA寄存器选择。
对于格式，请参阅"Serial数据接口Format" 。
对DIR块的SDIA输入管脚或DIRSDO输出被选中SDIASEL ，并在主处理
DSP模块。
SDOA0-2
在主DSP模块处理的PCM信号输出给这些引脚。
L- CH， R-CH信号从SDOA0脚， LS- CH，输出RS - CH信号从SDOA1引脚和C -CH ， LFE -CH
从SDOA2引脚的信号。
在同一时间的信号从这些引脚输出，它们被输入到该子DSP模块通过
SDIB接口。
输出格式可以通过设置SDOA寄存器选择。
对于格式，请参阅"Serial数据接口Format" 。
SDBCKI0 ， SDWCKI0 ， SDBCKI1 ， SDWCKI1
这些被输入的时钟的串行数据。当串行数据同步不DIRBCK ， DIRWCK
从包括在该LSI中，而是从外部供给的时钟到这些引脚上的时钟的DIR 。
时钟的可持续发展影响评价/ SDOA界面会DIRBCK / DIRWCK或SDBCKI0 / SDWCKI0选定
在SDIACKSEL 。
时钟为SDIB / SDOB接口将是相同的时钟的SDIA接口
（在SDIACKSEL选择DIRBCK / DIRWCK或SDBCKI0 / SDWCKI0 ）
or
SDBCKI1 / SDWCKI1
（请参阅"Block Diagram" 。 ）
当不使用外部时钟时，保持这些引脚悬空。
/ SDBCKO
DIRBCK或SDBCKI0的SDIACKSEL选择反向时钟输出。该时钟可用于当
该时钟对所述外围设备，诸如ADC和DAC的不同的极性。
请参阅"Block Diagram" 。
2-2 ）状态输出
DTSDATA ， AC3DATA ， SURENC ，卡拉OK，静音， CRC ， NONPCM
这些管脚输出在主DSP模块处理的信号的状态数据。
的地位，这是一样的状态寄存器的内容，从各自的引脚输出。
ZEROFLG
该管脚指示如何长的输入信号（ SDIA或DIRSDO ）为主要的DSP块被保存在数字
零状态。作为零寄存器ZEROFLG相同的状态输出。
12
