YSS932
/ LOCK ， ERR ， DIRINT
相同的数据曝光锁N ， DIRERR ， DIRINT DIR的状态寄存器从/ LOCK ， ERR / BS输出，
DIRINT引脚分别。
该DIRERR数据来自ERR / BS引脚在BSMOD = 0的设置输出。
DBL
中的信息， DDIN输入信号是否为双速率信号，是从DBL / V引脚输出在
VMOD = 0的设置。
如果PLL在DIR块被锁定在双倍速率和自由运行模式没有被使用，
＆ QUOT ; H ＆ QUOT ;
电平被输出。
如果PLL在DIR块被锁定在正常速度或自由运行模式时，
\u003e\u003e 1 ＆ QUOT ;
电平被输出。
1-5） PLL在DIR块模拟电路
DIRPCO ， DIRPRO
这些电容和电阻的连接引脚PLL在DIR块。如下图所示，连接容量为4700pF
电容和DIRPCO和AVSS尽量靠近身体之间的8.2kΩ的电阻可能DIRPCO和
DIRPRO和AVSS之间的一个5.1kΩ的电阻尽量靠近身体可能DIRPRO 。
DIRPCO
DIRPRO
5.1k
8.2k
4700pF
AVSS
11
