ZiLOG公司
研究所。
描述
简介
操作数
Z89223/273/323/373
16位数字信号处理器， A / D转换器
字数周期范例
注意事项：
如果src1的是<regind>它必须是银行1寄存器。 SRC2的<regind>必须是银行0寄存器。
＆ LT ; hwregs ＆ GT ;对于src1的不能是X.
对于操作数<hwregs> ， <regind>的<bank switch>缺省为OFF 。对于操作数<regind> ， <regind>
在<bank switch>默认为开启。
负
否定
NEG <cc> ，A
＆ LT ; CC ＆ gt;中一
1
1
NEG MI ，A
A
1
1
NEG一
NOP
空操作NOP
无
1
1
NOP
OR
位或
或<dest>,<src>
A， <pregs>
1
1
OR A， P0 ： 1
A， <dregs>
1
1
OR A， D0 ： 1
A， <limm>
2
2
OR A， ＃ ％ 2C21
A， <memind>
1
3
OR A， @@ P2 ： 1+
A， <direct>
1
1
OR A， 2C ％
A， <regind>
1
1
OR A，@ P1 ： 0 -LOOP
A， <hwregs>
1
1
OR A， EXT6
A， <simm>
1
1
OR A， ＃ ％ 12
POP
流行音乐的价值
POP <dest>
＆ LT ;预浸料＆ GT ;
1
1
POP P0 ： 0
从堆栈
＆ LT ;药渣＆ GT ;
1
1
POP D0 ： 1
＆ LT ; regind ＆ GT ;
1
1
POP @ P0 ： 0
＆ LT ; hwregs ＆ GT ;
1
1
弹出一个
PUSH推送的价值
PUSH <src>
＆ LT ;预浸料＆ GT ;
1
1
PUSH P0 ： 0
入堆栈
＆ LT ;药渣＆ GT ;
1
1
PUSH D0 ： 1
＆ LT ; regind ＆ GT ;
1
1
PUSH @ P0 ： 0
＆ LT ; hwregs ＆ GT ;
1
1
PUSH BUS
＆ LT ; limm ＆ GT ;
2
2
PUSH ＃ 12345
＆ LT ; accind ＆ GT ;
1
3
PUSH @A
＆ LT ; memind ＆ GT ;
1
3
PUSH @@ P0 ： 0
RET
从RET返回
无
1
2
RET
子程序
RL
向左旋转
RL <cc> ，A
＆ LT ; CC＆ GT ; ，A
1
1
RL新西兰，A
A
1
1
RL一
RR
向右旋转RR <cc> ，A
＆ LT ; CC＆ GT ; ，A
1
1
RR C，A
A
1
1
RR一
SCF
集合C FL股份公司
SCF
无
1
1
SCF
SIEF
设置IE浏览器FL股份公司
SIEF
无
1
1
SIEF
SLL
左移
SLL
[ ＆ LT ; CC＆ GT ; ， ]答
1
1
SLL新西兰，A
合乎逻辑的
A
1
1
SLL一
SOPF设置OP FL股份公司
SOPF
无
1
1
SOPF
SRA
右移
SRA<cc> ，A
＆ LT ; CC＆ GT ; ，A
1
1
SRA新西兰，A
算术
A
1
1
SRA一
1
SUB A， P1 ： 1
子
减
SUB<dest>,<src>
A， <pregs>
1
SUB A， D0 ： 1
1
1
A， <dregs>
SUB A， ＃ ％ 2C2C
2
2
A， <limm>
3
SUB A，@ D0 ： 1
1
A， <memind>
SUB A， 15 ％
1
1
A， <direct>
SUB A，@ P2 ： 0 -LOOP
1
A， <regind>
1
SUB A， STACK
1
1
A， <hwregs>
SUB A， ＃ ％ 12
1
1
A， <simm>
DS000202-DSP0599
53
