ADAU1966
PLL和时钟控制寄存器1
地址： 0×01 ，复位： 0x2A ，名称： PLL_CLK_CTRL1
B7
B6
B5
B4
B3
B2
B1
B0
0
[7：6 ] LOPWR_MODE
全球功率/性能调整
00: I
2
寄存器C设置
01 ：保留
10 ：低功耗
11 ：最低功耗
0
1
0
1
0
1
0
[0] CLK_SEL
DAC时钟选择
0 ： MCLK的PLL
1 ：从MCLK MCLKI或XTALI
[1] VREF_EN
内部参考电压启用
0 ：禁用
1 ：启用
[5：4 ] MCLKO_SEL
MCLK输出频率
00 ： MCLKO = 4 MHz到6 MHz的比例为f
s
01 ： MCLKO = 8 MHz到12 MHz的比例为f
s
10 ： MCLKO =缓冲MCLKI
11 ： MCLKO引脚禁止
[2] PLL_LOCK
PLL锁定指示灯
0 ： PLL未锁定
1 ： PLL锁定
[3] PLL_MUTE
PLL自动静音开启/锁定
0 ：无DAC自动静音
1 ： DAC自动静音的PLL解锁
表26.位说明PLL_CLK_CTRL1
位
[7:6]
位名称
LOPWR_MODE
设置
描述
全球功率/性能调整。这些位调整电源
消费和全部16个DAC通道一次性能水平。看
数字 - 模拟转换器（DAC ），更多的细节部分。
I
2
寄存器C设置
版权所有
低功耗
最低功耗
MCLK输出频率。频率选择的MCLKO引脚。见
时钟信号更多的细节部分。
MCLKO = 4 MHz至6兆赫为f缩放
S
MCLKO = 8 MHz到12 MHz的用f缩放
S
MCLKO =缓冲MCLKI
MCLKO引脚禁止
PLL自动静音开启/锁定。该位使能PLL的锁定下automute
功能。
无DAC自动静音
DAC自动静音的PLL解锁
PLL锁定指示灯。
PLL没有锁定
PLL锁定
内部参考电压使能。内部参考电压的权力
共模的ADAU1966 。如果禁用此位允许用户
驱动所述CM销与外部电压源。
残
启用
DAC时钟选择。 PLL或直接MCLK的模式之间进行选择。
MCLK的PLL
MCLK从MCLKI或XTALI
RESET
0x0
ACCESS
RW
00
01
10
11
[5:4]
MCLKO_SEL
00
01
10
11
3
PLL_MUTE
0
1
2
PLL_LOCK
0
1
1
VREF_EN
0x2
RW
0x1
RW
0x0
R
0x1
RW
0
1
0
CLK_SEL
0
1
0x0
RW
第0版|页52 25
