ADAU1966
注册详细信息
PLL和时钟控制寄存器0
地址： 0×00 ，复位： 0×00 ，名称： PLL_CLK_CTRL0
表25.位说明PLL_CLK_CTRL0
位
[7:6]
位名称
PLLIN
设置
描述
PLL的输入选择。 MCLKI / XTALI或DLRCLK之间选择作为输入到
该PLL 。
MCLKI或XTALI
DLRCLK
版权所有
版权所有
晶振设置。 XTALO引脚状态。
使晶振
版权所有
版权所有
XTALO关闭
软件复位控制。该位复位IC内部的所有电路，除
I
2
C / SPI通信。所有控制寄存器均被重置为默认值，
除了为0x00和0x01 。该PLL_CLK_CTRLx寄存器不会改变状态。
正常工作
在设备复位
主时钟选择。 MCLKI / XTALI引脚功能（ PLL有效），主
时钟频率设置。下面的值是为F
S
从32速度窗口
千赫到48千赫。使用其它F时，请参阅表14的详细信息
S
选择。
256 × f
S
MCLK （ 44.1 kHz或48 kHz）的
384 × f
S
MCLK （ 44.1 kHz或48 kHz）的
512 × f
S
MCLK （ 44.1 kHz或48 kHz）的
768 × f
S
MCLK （ 44.1 kHz或48 kHz）的
主电控制。此位必须被设置为1，所述第一寄存器
写上电的集成电路。
主掉电
主加电
RESET
0x0
ACCESS
RW
00
01
10
11
[5:4]
XTAL_SET
00
01
10
11
3
SOFT_RST
0x0
RW
0x0
RW
0
1
[2:1]
MCS
0x0
RW
00
01
10
11
0
PUP
0
1
0x0
RW
第0版|第24页52
