R
的Virtex -II FPGA平台：功能描述。
地点/组织
提供每CLB四横的布线资源
片上三态总线。每个三态缓冲器访问
交替地向2个水平行，它可以被划分
如图
图28 。
对应的开关矩阵
以SelectRAM存储器和乘法器或I / O块
跳过。
三态缓冲器数量
表11
示的三态缓冲器的数量在可用
每个Virtex -II器件。的三态缓冲器的数量的两倍
CLB的元素的数量。
表11：
的Virtex - II三态缓冲器
TBUF
三态缓冲器
介绍
每个Virtex- II CLB包含两个三态驱动器（ TBUFs ）
可以驱动芯片的总线。每个三态缓冲器具有其
自己的三态控制引脚和自己的输入引脚。
这四个切片获得两个三态缓冲的
器通过开关矩阵，如图
图27 。
邻近的CLB TBUFs可以通过访问片输出
直接式接口。三态缓冲器的输出驱动贺 -
izontal布线资源用于实现三态总线。
TBUF
切片
S3
切片
S2
设备
XC2V40
XC2V80
XC2V250
XC2V500
XC2V1000
XC2V1500
三态缓冲器
每行
16
16
32
48
64
80
96
112
144
176
208
总数
的三态缓冲器
128
256
768
1,536
2,560
3,840
5,376
7,168
11,520
16,896
23,296
开关
矩阵
切片
S1
切片
S0
DS031_37_060700
图27：
的Virtex - II三态缓冲器
三态缓冲器的逻辑是使用与或逻辑实现
而不是三态驱动器，使调速更可预测
能少依赖于负载尤其是大的设备。
XC2V2000
XC2V3000
XC2V4000
XC2V6000
XC2V8000
3 - 态线
开关
矩阵
CLB -II
可编程
连接
开关
矩阵
CLB -II
DS031_09_032700
图28：
三态缓冲器连接到水平线
CLB /片配置
表12
总结在一个CLB的逻辑资源。所有的CLB相同且每个CLB或片可以是
中列出的配置之一实现。
表13
示出了在所有的CLB的可用资源。
表12：
在一个CLB逻辑资源
切片
4
的LUT
8
倒装FL OPS
8
MULT_ANDs
8
算术&
进位链
2
SOP
链
2
分布
SelectRAM
128位
移
注册
128位
TBUF
2
DS031-2 （ V3.5 ） 2007年11月5日
产品speci fi cation
www.xilinx.com
4模块2
20
