的Spartan- IIE FPGA系列：功能描述。
如果CCLK大于f慢
CCNH
中，FPGA永远不会断言
忙。在这种情况下，上面的握手是不必要的，
和数据可以简单地输入到FPGA中的每个CCLK
周期。
R
系统蒸发散。然而，为了避免异常终止结构，WRITE
必须继续断言，而政务司司长期间被断言
CCLK转变。
退出
要在写入时序中止配置，撤消AC
同时按住CS低写入。中止操作initi-
ated在CCLK的上升沿。该装置将保持
忙到中止操作完成。中止后
配置中，数据被认为是未对齐的，以字
边界和FPGA需要一个新的同步
之前接受任何新的数据包字。
初始化后，
变高
用户驱动器
写和CS
低
边界扫描配置模式
在边界扫描模式中，没有非专用引脚
必需的，正在通过完成配置完全
IEEE 1149.1测试访问端口（ TAP ） 。
通过TAP配置使用专用CFG_IN
指令。该指令允许在TDI数据输入是
转换成数据分组的内部结构
总线。
是的
装入一张
CON组fi guration
字节下一步
CCLK上升沿
FPGA
驾驶BUSY
HIGH“
需要执行以下步骤来配置FPGA
通过边界扫描端口。
1.将CFG_IN指令到边界扫描
指令寄存器（IR ）
2.输入移位DR （ SDR ）的状态
3.按住Shift键标准配置比特流TDI
No
完
CON组fi guration
数据文件？
No
4.返回运行测试空闲（ RTI）
5.载入JSTART指令到IR
6.输入SDR状态
7.时钟TCK （如果选择）通过启动顺序
（该长度是可编程的）
8.返回到RTI
通过TAP配置和回读始终可用。
边界扫描模式简单地锁住了其它模式。
边界扫描模式通过对一个<10x>
模式引脚（ M0 ， M1 ， M2） 。注意，程序引脚必须
被拉到高之前重新配置。低导亲
GRAM引脚复位TAP控制器和无边界扫描
操作可以被执行。请参见赛灵思应用笔记
XAPP188
关于边界扫描组态的更多信息
口粮。
是的
用户驱动器
写和CS
高
为了CRC校验
DS001_19_032300
图21：
加载配置数据的奴隶
并行模式
一个配置包没有被写入一个
连续伸展，而它可以被分成许多写
序列。每个序列将包括CS的断言。
在应用中的多个时钟周期，可能需要
访问配置数据之前，每个字节可以是
加载到从并行接口，一个新的数据字节
可能不准备为每个连续的CCLK边缘。在这样的
的情况下的CS信号可被置为无效，直到下一个字节
是D0-D7有效。当CS为高电平时，从并行接口
脸不期待任何数据，而忽略所有的CCLK跃迁
28
READBACK
存储在Spartan -IIE FPGA CON-配置数据
成形存储器可以被读回以进行验证。沿
与该配置数据能够读回
所有触发器/锁存器， LUT RAM和块的内容
的RAM 。此功能用于实时调试。
欲了解更多详细信息，请参见赛灵思应用笔记
XAPP176,
配置和的Spartan- II的回读
和Spartan -IIE FPGA系列。
www.xilinx.com
DS077-2 （ V2.3 ） 2008年6月18日
产品speci fi cation
