的Spartan- IIE FPGA系列：功能描述。
边缘到达内部触发器同步于时钟
缘到达输入。
R
CLKIN
变量
延迟线
CLKOUT
时钟
分配
网
DLL可以推迟完成配置过程的
直到它取得了锁。如果DLL使用外部的反馈
背，应用复位启动后，以确保一致的锁相
荷兰国际集团的外部信号。请参见赛灵思应用笔记
XAPP174
关于DLL的详细信息。
边界扫描
的Spartan- IIE器件支持所有强制bound-
在IEEE标准1149.1元指定扫描的说明。
测试访问端口（TAP ）和寄存器提供的
实施EXTEST ， INTEST ， SAMPLE / PRELOAD ，
BYPASS ， IDCODE和HIGHZ指令。咨询方案还
支持两种USERCODE指令，内部扫描
链，并且所述装置的结构/回读。
在TAP使用专用的封装引脚始终运行
使用LVTTL 。对于TDO使用LVTTL运行， V
CCO
为
银行2必须是3.3V 。否则， TDO切换轨到轨
地面和V之间
CCO
。边界扫描输入引脚
（ TDI ， TMS ， TCK ）没有V
CCO
的要求，其运作
连吃带2.5V或3.3V的输入信号电平。 TDI ， TMS ，
和TCK哈瓦默认的内部弱上拉电阻和
TDO没有默认的电阻。流选项允许设置
任何四个TAP引脚有一个内部上拉，
下拉，或两者都不是。
边界扫描操作是独立的个体IOB的
配置和不受封装类型。所有的IOB ，
包括无粘结的人，都被视为独立的
三态双向引脚在一个单一的扫描链。保留
配置有利于以后的双向测试能力
外部连接的测试。
表8
列出了所支持的边界扫描指令
的Spartan- IIE FPGA中。内部信号可以在被捕获
EXTEST通过将它们连接到无粘结或未使用的IOB 。
它们也可以被连接到的IOB的未使用的输出
定义为单向输入引脚。
表8：
边界扫描指令
边界扫描
命令
EXTEST
采样/
PRELOAD
USER1
二进制
代码[ 4：0]
00000
00001
控制
CLKFB
ds077-2_10_070203
图12：
延迟锁定环框图
除了消除时钟分配延迟，该DLL
提供多个时钟域的先进控制。该
DLL提供时钟源四个正交相位，
可以增加一倍的时钟，或1.5 ，2， 2.5 ，3，4分钟，
5,8 ，或16的相移输出具有可选
占空比校正（图
13).
0
90 180 270
0
90 180 270
t
CLKIN
CLK2X
CLKDV_DIVIDE=2
CLKDV
DUTY_CYCLE_CORRECTION = FALSE
CLK0
CLK90
CLK180
CLK270
DUTY_CYCLE_CORRECTION = TRUE
CLK0
CLK90
CLK180
CLK270
x132_07_092599
描述
使边界扫描
EXTEST操作
使边界扫描
采样/预
手术
访问用户定义
注册1
访问用户定义
注册2
访问
配置巴士
READBACK
访问
配置巴士
CON组fi guration
DS077-2 （ V2.3 ） 2008年6月18日
产品speci fi cation
00010
00011
00100
图13 ：
DLL的输出特性
该DLL也作为时钟镜子。通过驱动输出
从DLL片再放入，然后再打开时， DLL可以
可以用来纠偏中不要过多的多个电路板级的时钟
谭-IIE设备。
为了保证系统时钟运行cor-
rectly事先给FPGA启动配置后，该
18
www.xilinx.com
USER2
CFG_OUT
CFG_IN
00101
