R
的Spartan- IIE FPGA系列：功能描述。
设计，从而允许最方便的输入方法，以
用于设计的每个部分。
CON组fi guration
配置是一个过程，其中的一个比特流
设计，由Xilinx开发软件生成的，是
加载到FPGA的内部配置存储器。
的Spartan- IIE器件同时支持串行配置，使用
主/从串行和JTAG模式，以及
字节范围内的配置采用了从并行模式。
设计实现
在布局和布线工具自动提供imple-
本节中的心理状态的流动进行说明。分区程序
取EDIF网表的设计，并映射到逻辑
在FPGA （个CLB和IOB中的建筑资源，
例如） 。砂矿然后确定最佳位置
这些模块基于它们的相互联系和
所希望的性能。最后，该路由器连接所述
块。
该算法支持全自动执行
大多数设计。对于高要求的应用，然而，
用户可以通过亲行使不同程度的控制的
塞斯。用户分区，布局和路由信息
在设计录入过程是任选指定。该
实现高度结构化的设计可以受益
极大地从基本的布局规划。
实施软件集成时序驱动
布局和布线。设计师指定时间要求一
沿设计输入过程中整个路径求。时机
路径分析程序，然后识别出这些用户指定
要求并适应他们。
时序要求输入的形式直接相关
对系统的要求，例如在目标时钟频率
昆西，或最大可允许2稳压之间的延迟
存器。以这种方式，整个系统的性能
沿着整个信号路径被自动量身定做
用户生成的规格。具体的时序信息
对于单个网络是不必要的。
配置文件
的Spartan- IIE设备按顺序加载配置
数据已被连接成一个组态帧
日粮文件。
表10
显示多少非易失性存储
空间是需要的Spartan -IIE设备。
要注意，这一点很重要，而一个PROM是常用
它们装入之前存储配置数据
FPGA中，它是由不要求装置。任何数目的differ-
在人口稠密的非易失性存储耳鼻喉科种已
可打开或关闭主板（例如，硬盘驱动器，
闪存卡等）都可以使用。
表10：
的Spartan- IIE配置文件大小
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
配置文件大小（位）
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
设计验证
除了常规的软件仿真， FPGA用户
可以使用在电路调试技术。由于赛灵思
设备是无限可重编程，设计进行校验
田间实时而不需要大量的套软
洁具仿真向量。
开发系统支持软件仿真
而在电路调试技术。对于仿真，则
系统提取的布局后的时序信息
设计数据库和后台标注此信息到
网表以供仿真使用。或者，用户
可以验证使用该设计的时序关键部
静态时序分析器。
对于在线调试， Xilinx提供了下载电缆，
这在目标系统连接在FPGA到PC或
工作站。将设计下载到FPGA中后，
设计者可以读回的触发器中的内容，
所以观察内部逻辑状态。简单modifica-
令可以被下载到该系统在几分钟的事情
茨。
模式
的Spartan- IIE设备支持以下四个配置
模式：
从串模式
主串行模式
从并行模式
边界扫描模式
配置模式管脚（ M2 ， M1 ， M0 ）中进行选择
在每个情况下，这些选项配置模式
具有IOB引脚要么拉或悬空前
配置结束。选择代码列在
表11 。
通过边界扫描端口的配置始终是
可用的，独立模式选择的。选择
边界扫描模式简单地关闭其他模式。该
3模式引脚具有内部上拉电阻和默认
为逻辑高电平，如果悬空。
DS077-2 （ V2.3 ） 2008年6月18日
产品speci fi cation
www.xilinx.com
21
