的Spartan- IIE FPGA系列：功能描述。
R
比特序列
每个IOB中的位序列是：输入，输出，三态。该
输入专用管脚贡献只有在位的边界
扫描的I / O数据寄存器，而只输出引脚有贡献
所有三个位。
从芯片的空腔的放大视图（如图中的FPGA
编辑器） ，开始在右上芯片角落，边界
扫描数据寄存器中的位进行排序，如图
图15 。
BSDL （边界扫描描述语言）文件
的Spartan- IIE系列器件可从赛灵思网站
网址为：
http://www.xilinx.com/support/download/sp2ebsdl.htm 。
的Spartan- IIE FPGA的边界扫描IDCODE值
所示
表9 。
（ TDI完）
位0 （ TDO完）
第1位
第2位
TDO.T
TDO.O
顶边的IOB（从右到左）
左边缘的IOB（从上到下）
MODE.I
底边的IOB（从左至右）
右边缘的IOB（自下而上）
BSCANT.UPD
DS001_10_032300
图15：
边界扫描序列位
表9 ：
的Spartan- IIE IDCODE值
IDCODE
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
VERSION
XXXX
XXXX
XXXX
XXXX
XXXX
XXXX
XXXX
家庭
0000 101
0000 101
0000 101
0000 101
0000 101
0000 101
0000 101
数组的大小
0 0001 0000
0 0001 0100
0 0001 1000
0 0001 1100
0 0010 0000
0 0010 1000
0 0011 0000
生产厂家
0000 1001 001
0000 1001 001
0000 1001 001
0000 1001 001
0000 1001 001
0000 1001 001
0000 1001 001
需要
1
1
1
1
1
1
1
开发系统
的Spartan- IIE FPGA是由赛灵思ISE支持
CAE
工具。针对Spartan -IIE FPGA设计的基本方法
由三个相互关联的步骤：设计输入， imple-
心理状态，并核实。行业标准的工具
用于设计输入和仿真，而Xilinx提供
专有架构的具体执行工具。
赛灵思开发系统下的集成
赛灵思项目导航软件，为设计人员提供一个
通用的用户界面，无论他们选择进入的
和验证工具。该软件简化了选择
与下拉菜单和上线实施方案
HELP 。
几种先进的软件功能，方便的Spartan -IIE
FPGA设计。的CORE Generator 工具的功能，例
PLE ，包括宏与相对位置的限制，
指导他们的位置。它们有助于确保最佳的implemen-
塔季翁的常用功能。
对于HDL设计输入，赛灵思FPGA开发系统
接口提供了几种综合设计环境
求。
一个标准的接口文件规范，电子设计
交换格式（ EDIF ） ，简化了文件传输到与
从开发系统。
的Spartan- IIE FPGA是通过一个统一的库支持
标准功能。这个库包含超过400元
和宏，范围从2输入端与门16位精确
mulators ，包括算术函数，比较器，
计数器，数据寄存器，译码器，编码器， I / O功能，
锁存器，布尔函数，多路复用器，移位寄存器，并
桶式移位器。
设计环境支持层次化设计输入，
与包括主要功能的高层设计
块，而较低水平的设计定义了逻辑在这些
块。这些分层设计元素automati-
美云的实现工具相结合。不同
设计输入工具可以在一个分层组合
20
www.xilinx.com
DS077-2 （ V2.3 ） 2008年6月18日
产品speci fi cation
