R
的Spartan- II FPGA系列：DC和开关特性
CLB分布式RAM开关特性
速度等级
-6
符号
描述
时序延迟
T
SHCKO16
时钟CLK到X / Y输出（ WE活跃， 16× 1模式）
T
SHCKO32
时钟CLK到X / Y输出（ WE活跃， 32× 1模式）
建立/保持时间相对于时钟CLK
(1)
T
AS
/ T
AH
F / G地址输入
T
DS
/ T
DH
T
WS
/ T
WH
时钟CLK
T
WPH
T
WPL
T
WC
BX / BY数据输入（ DIN ）
CE输入（ WS ）
最小脉冲宽度，高
最小脉冲宽度，低
最小时钟周期，以满足地址写周期时间
民
-
-
0.7 / 0
0.8 / 0
0.9 / 0
-
-
-
最大
2.2
2.5
-
-
-
2.9
2.9
5.8
民
-
-
0.7 / 0
0.9 / 0
1.0 / 0
-
-
-
-5
最大
2.6
3.0
-
-
-
2.9
2.9
5.8
单位
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.零保持时间上市表示没有时间或负的时间。
CLB移位寄存器开关特性
速度等级
-6
符号
描述
时序延迟
T
REG
时钟CLK到X / Y输出
建立时间相对于时钟CLK
T
SHDICK
BX / BY数据输入（ DIN ）
T
SHCECK
时钟CLK
T
SRPH
T
SRPL
CE输入（ WS ）
最小脉冲宽度，高
最小脉冲宽度，低
民
-
0.8
0.9
-
-
最大
3.47
-
-
2.9
2.9
民
-
0.9
1.0
-
-
-5
最大
3.88
-
-
2.9
2.9
单位
ns
ns
ns
ns
ns
DS001-3 （ V2.8 ） 2008年6月13日
产品speci fi cation
www.xilinx.com
4模块3
66
