的Spartan- IIE FPGA系列：DC和开关特性
R
IOB输入延迟调整为不同的标准
与垫相关的输入延迟指定为LVTTL 。对于其他标准，调整延误所示的值。一
延迟这种方式调整构成的最坏情况限制。
速度等级
符号
数据输入延迟调整
描述
标准
-7
-6
单位
T
ILVTTL
T
ILVCMOS2
T
ILVCMOS18
T
ILVDS
T
ILVPECL
T
IPCI33_3
T
IPCI66_3
T
IGTL
T
IGTLP
T
IHSTL
T
ISSTL2
T
ISSTL3
T
ICTT
T
IAGP
特定标准的数据输入延迟
调整
LVTTL
LVCMOS2
LVCMOS18
LVDS
LVPECL
PCI ， 33兆赫， 3.3V
PCI ， 66兆赫， 3.3V
GTL
GTL +
HSTL
SSTL2
SSTL3
CTT
AGP
0
0
0.20
0.15
0.15
0.08
–0.11
0.14
0.14
0.04
0.04
0.04
0.10
0.04
0
0
0.20
0.15
0.15
0.08
–0.11
0.14
0.14
0.04
0.04
0.04
0.10
0.04
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
38
www.xilinx.com
DS077-3 （ V2.3 ） 2008年6月18日
产品speci fi cation
