<BL Blue>
R
Platform Flash在系统
可编程配置
PROM的
产品speci fi cation
DS123 （ V2.9 ） 2006年5月9日
0
特点
在系统可编程PROM中的配置
赛灵思FPGA
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源
(V
CCJ
)
I / O引脚兼容电压等级从
1.5V至3.3V
设计支持使用Xilinx ISE联盟和
基金会ISE系列软件包
XCF01S/XCF02S/XCF04S
3.3V电源电压
系列FPGA配置界面（最多33兆赫）
可在小尺寸的VO20和VOG20
包。
1.8V电源电压
串行或并行FPGA配置接口
（高达33 MHz）的
可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
设计修改技术实现了存储和
访问多个设计修订的
CON组fi guration
内置的数据解压缩兼容赛灵思
先进的压缩技术
XCF08P/XCF16P/XCF32P
表1：
平台上的Flash PROM特点
设备
密度
V
CCINT
V
CCO
范围
V
CCJ
范围
套餐
节目
在系统
通过JTAG
串行
CONFIG 。
并行
CONFIG 。
设计
Revisioning
压缩
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
1兆位
2兆位
4兆位
8兆位
16兆位
32兆位
3.3V
3.3V
3.3V
1.8V
1.8V
1.8V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
描述
赛灵思推出平台的Flash一连串的系统
可编程配置PROM 。可在1到32
兆位（兆位）的密度，这些PROM中提供
易于使用，具有成本效益，并且可重新编程的方法
用于存储大量的Xilinx FPGA配置比特流。该
平台闪存PROM系列包括两个3.3V
XCFxxS PROM和1.8V XCFxxP PROM 。该XCFxxS
版本包括4兆位， 2 - Mb和1兆位PROM的那
支持主串行和从串行FPGA配置
模式（图
1 ，第2页） 。
该XCFxxP版本包括
支持主站32兆位， 16兆位，和8兆比特PROM的
串行，从串行，主动SelectMAP和从
SelectMAP FPGA配置模式（图
2 ，第2页） 。
的平台闪存PROM家人摘要
并且支持的功能显示在
表1中。
2003-2006 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
PowerPC是IBM公司的商标。所有其他商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
OSC
解压缩器
TCK
TMS
TDI
TDO
CLKOUT
控制
和
JTAG
接口
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
CF
REV_SEL [1 ：0]的
ds123_19_122105
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到
FPGA的DIN引脚。新的数据是可用很短的访问
之后的每个时钟上升沿的时间。在FPGA生成
时钟脉冲的适当数目，完成
配置。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也
支持主动SelectMAP和从动SelectMAP （或
从并行） FPGA配置模式。当FPGA
在主SelectMAP模式下，FPGA生成
配置时钟驱动PROM 。当FPGA
是从SelectMAP模式，无论是外部振荡器
将生成的配置时钟驱动存储器PROM和
在FPGA ，或任选的XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
DS123 （ V2.9 ） 2006年5月9日
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持利用压缩PROM的文件，并设计
修订允许多个设计修改存储在
一个PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持在需要时较大的配置文件
针对大型FPGA器件或针对多个FPGA
菊花链方式连接在一起。当利用先进
特点为XCFxxP平台的Flash PROM ，如
设计修订，其中编程跨度级联文件
PROM器件只能用于级联链被创建
只包含XCFxxP PROM中。如果高级XCFxxP
功能没有启用，那么级联链可
包括XCFxxP和XCFxxS PROM中。
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
该平台的Flash PROM的与所有现有的FPGA器件系列的兼容。赛灵思FPGA的参考名单，
相应的兼容平台的Flash PROM中给出了
表2中。
平台闪存PROM和他们的能力的名单
在给定的
表3 ，第4页。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
FPGA
的Virtex - 5 LX
XC5VLX30
XC5VLX50
XC5VLX85
XC5VLX110
XC5VLX220
XC5VLX330
的Virtex- 4 LX
XC4VLX15
XC4VLX25
XC4VLX40
XC4VLX60
XC4VLX80
XC4VLX100
XC4VLX160
XC4VLX200
的Virtex- 4 FX
XC4VFX12
XC4VFX20
XC4VFX40
XC4VFX60
XC4VFX100
XC4VFX140
的Virtex- 4 SX
XC4VSX25
XC4VSX35
XC4VSX55
的Virtex - II Pro X中
XC2VPX20
XC2VPX70
的Virtex -II Pro的
XC2VP2
XC2VP4
XC2VP7
XC2VP20
XC2VP30
XC2VP40
XC2VP50
XC2VP70
XC2VP100
1,305,376
3,006,496
4,485,408
8,214,560
11,589,920
15,868,192
19,021,344
26,098,976
34,292,768
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P
(2)
8,214,560
26,098,976
XCF08P
XCF32P
9,147,648
13,700,288
22,749,184
XCF16P
XCF16P
XCF32P
4,765,568
7,242,624
14,936,192
21,002,880
33,065,408
47,856,896
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
4,765,568
7,819,904
12,259,712
17,717,632
23,291,008
30,711,680
40,347,008
51,367,808
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF32P
8,374,016
12,556,672
21,845,632
29,124,608
53,139,456
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF32P
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
的Virtex-II
(3)
XC2V40
XC2V80
XC2V250
XC2V500
XC2V1000
XC2V1500
XC2V2000
XC2V3000
XC2V4000
XC2V6000
XC2V8000
的Virtex -E
XCV50E
XCV100E
XCV200E
XCV300E
XCV400E
XCV405E
XCV600E
XCV812E
XCV1000E
XCV1600E
XCV2000E
XCV2600E
XCV3200E
VIRTEX
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
Spartan-3E
XC3S100E
XC3S250E
XC3S500E
581,344
1,352,192
2,267,136
XCF01S
XCF02S
XCF04S
559,200
781,216
1,040,096
1,335,840
1,751,808
2,546,048
3,607,968
4,715,616
6,127,744
XCF01S
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
630,048
863,840
1,442,016
1,875,648
2,693,440
3,430,400
3,961,632
6,519,648
6,587,520
8,308,992
10,159,648
12,922,336
16,283,712
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF04S
XCF08P
XCF08P
XCF08P
XCF16P
XCF16P
XCF16P
360,096
635,296
1,697,184
2,761,888
4,082,592
5,659,296
7,492,000
10,494,368
15,659,936
21,849,504
29,063,072
XCF01S
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
CON组fi guration
流
平台上的Flash PROM
(1)
CON组fi guration
流
平台上的Flash PROM
(1)
79704832 XCF32P + XCF32P + XCF16P
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XC3S1200E
XC3S1600E
Spartan-3L
XC3S1000L
XC3S1500L
XC3S5000L
Spartan-3
XC3S50
XC3S200
XC3S400
XC3S1000
XC3S1500
XC3S2000
XC3S4000
XC3S5000
的Spartan- IIE
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
的Spartan- II
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
注意事项：
1.
2.
3.
如果设计修订或其他高级功能的支持
需要时， XCFxxP可以作为一种替代
XCF01S ， XCF02S ，或XCF04S 。
假设使用的压缩。
最大可能的Virtex-II比特流大小来指定。参考
与Virtex -II用户指南关于bitgen选项的信息
影响比特流的大小。
程序设计
在系统编程
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起
并通过标准的4针JTAG在系统编程
协议中所示
网络连接gure 3 。
在系统编程
提供快速，高效的设计迭代和消除
不必要的包裹处理和管座。该
编程数据序列被输送到装置
无论是采用Xilinx公司的iMPACT软件和赛灵思下载
电缆，一个第三方的JTAG开发系统，一
JTAG兼容板测试仪，或一个简单的微处理器
接口仿真JTAG指令序列。该
iMPACT软件能同时输出串行矢量格式（ SVF ）
文件与任何工具的使用接受SVF格式，包括
自动测试设备。在系统内编程，
首席执行官输出驱动为高电平。所有其他输出都在举行
高阻抗状态，或在在钳位电平举行
在系统编程。在系统编程是完全
横跨推荐的工作电压支撑并
温度范围。
CON组fi guration
流
3,832,320
5,957,760
3,223,488
5,214,784
13,271,936
439,264
1,047,616
1,699,136
3,223,488
5,214,784
7,673,024
11,316,864
13,271,936
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
197,696
336,768
559,200
781,216
1,040,096
1,335,840
平台上的Flash PROM
(1)
XCF04S
XCF08P
XCF04S
XCF08P
XCF16P
XCF01S
XCF01S
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF01S
XCF01S
XCF02S
XCF02S
XCF02S
XCF04S
XCF04S
V
CC
XCF01S
GND
XCF01S
XCF01S
XCF01S
XCF01S
XCF02S
(a)
(b)
DS026_02_082703
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
OE /复位
1/2/4兆位XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
外部编程
赛灵思可重新编程的PROM ，也可以通过编程
赛灵思MULTIPRO桌面工具或第三方设备
程序员。这提供了使用的附加的灵活性
具有在系统可编程预编程的设备
选项为今后的改进和设计变更。
表3：
平台上的Flash PROM容量
平台
闪存PROM
XCF01S
XCF02S
XCF04S
CON组fi guration
位
平台
闪存PROM
CON组fi guration
位
8,388,608
16,777,216
33,554,432
1,048,576 XCF08P
2,097,152 XCF16P
4,194,304 XCF32P
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
4
R
Platform Flash在系统可编程配置PROM
操作。对于XCFxxS PROM ，读保护
安全位被置为整个设备，并重新读
保护安全位需要擦除整个设备。为
在XCFxxP PROM的读保护安全位可设置
对于个性化的设计修改，并重新读
保护位要求删除特定的设计修改。
可靠性和耐用性
赛灵思在系统可编程产品提供
20000保证耐力水平系统
编程/擦除周期和20的最小数据保持
年。每个器件满足所有的功能，性能和
在此忍耐极限数据保存规范。
写保护
设计安全性
赛灵思在系统可编程平台闪存PROM
器件集成了先进的数据安全功能，以充分
防止未经授权的FPGA编程数据
通过JTAG读取。该XCFxxP PROM的也可以是
编程以防止意外的写入通过JTAG 。
表4
和
表5
显示可用的安全设置
在XCFxxS PROM和XCFxxP PROM ，分别。
该XCFxxP PROM设备还允许用户编写
保护（或锁定），特定的设计修改，以防止
无意擦除或编程操作。一旦设定，
写保护安全位为个性化的设计修改
必须复位（使用UNLOCK命令后面
ISC_ERASE命令）擦除或编程前
就可以执行操作。
表4：
XCFxxS设备数据安全选项
读保护
读保护安全位可以由用户来设定
防止内部编程模式被读取或
通过JTAG复制。读保护并不妨碍写
表5：
XCFxxP设计修订数据安全选项
读保护
复位（默认）
复位（默认）
SET
SET
读保护
复位（默认）
SET
读取/验证
抑制
节目
抑制
抹去
抑制
写保护
复位（默认）
SET
复位（默认）
SET
读取/验证
抑制
抑制方案
擦除抑制的
IEEE 1149.1边界扫描（ JTAG ）
该平台闪存PROM系列是与IEEE兼容
1149.1边界扫描标准和IEEE 1532
在系统配置标准。测试访问端口（TAP ）
并提供寄存器，支持所有必要的边界
扫描的指令，以及许多可选的
由IEEE标准规定的说明。 1149.1 。此外，该
JTAG接口用于实现在系统编程
商（ISP） ，以方便配置，擦除和验证
操作平台的Flash PROM设备上。
表6
第6页
列出了必需的和可选的边界扫描
在平台闪存PROM中支持的指令。参考
以IEEE标准。 1149.1规范的完整
的边界扫描体系结构的描述和所要求的
和可选说明。
注意！
该XCFxxP JTAG TAP暂停状态是不完全符合
在JTAG 1149.1规范。如果一个JTAG移位操作的暂时停顿
要求，则停止JTAG TCK时钟和维护中的JTAG TAP
JTAG移位IR或Shift -DR TAP状态。不要过渡XCFxxP JTAG TAP
通过JTAG暂停IR或暂停-DR TAP状态暂时暂停
JTAG移位操作。
指令寄存器
指令寄存器（ IR）为平台闪存PROM
的指令期间被连接到TDI和TDO之间
扫描序列。在准备的指令扫描
序，指令寄存器的并行加载了
固定指令捕捉模式。这个图案被移出
到TDO （ LSB在前），在指令移入
指令寄存器从TDI 。
XCFxxS指令寄存器（ 8位宽）
的指令寄存器（IR ）的XCFxxS PROM是8
位宽，并且在一个连接TDI和TDO之间
指令扫描序列。的详细组成
指令俘获模式中示出
表7中，第6页。
该指令捕捉模式移出XCFxxS的
装置包括红外[7：0 ] 。 IR [ 7：5]是保留位，并且设置
至逻辑0。该控制器状态字段，红外[4]，包含逻辑1，如果
该设备是目前在系统配置（ ISC ）
模式;否则，它包含逻辑0的安全字段，
IR [3]，包含逻辑1，如果该设备已经被编程
在安全选项打开的情况;否则，它包含
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
5
0
R
的Spartan- IIE 1.8V FPGA系列：
简介和订购
信息
0
DS077-1 （ V1.0 ） 2001年11月15日
0
初步产品规格
系统级功能
- SelectRAM + 分层存储：
·
16位/ LUT的分布式RAM
·
可配置的4K位真双端口RAM块
·
快速接口，外部RAM
- 全3.3V PCI兼容64位的66 MHz和
的CardBus兼容
- 低功率分段的路由架构
- 验证/可观性完全回读能力
- 高速运算的专用进位逻辑
- 高效倍频支持
- 梯级链宽输入功能
- 丰富的寄存器/锁存器中启用，设置，复位
- 先进的时钟控制四个专用的DLL
- 小学四低偏移全局时钟分配网络
- IEEE 1149.1兼容的边界扫描逻辑
通用的I / O和封装
- 在所有可用的密度低成本封装
- 在普通家庭包兼容性的足迹
- 19高性能接口标准，包括
LVDS和LVPECL
- 最多120差分I / O对能够被输入，
输出或双向
- 零保持时间，简化系统定时
通过强大的Xilinx ISE开发完全支持
系统
- 全自动映射，布局和布线
- 集成了设计输入和验证工具
介绍
斯巴达 -IIE 1.8V现场可编程门阵列
系列为用户提供了高性能，丰富的逻辑
资源，以及丰富的功能设置，都在一个非常低的
价格。五口之家提供的密度范围从
5万到30万系统门，如图
表1中。
系
TEM的性能支持超过200兆赫。
的Spartan- IIE器件提供更多的门，I / O和特点
每美元比其他的FPGA结合先进的亲
塞斯技术，采用了流线型的架构基础上
经过验证的Virtex -E平台。其特点包括块RAM
（以64K位） ，分布式RAM （至98,304位） ，可选择19
I / O标准，以及四个DLL （延迟锁定环） 。速度快，
可预测的互连意味着连续的设计iter-
ations继续满足定时要求。
了Spartan- IIE系列是一个更好的选择
掩模编程的ASIC。该FPGA可避免的初始投资成本，
漫长的开发周期，以及固有风险
传统的ASIC。此外， FPGA的可编程许可证
设计升级，在现场没有更换硬件
必要（与ASIC的是不可能的） 。
特点
第二代ASIC的替代技术
- 密度高达6912个逻辑单元具有高达
30万系统门
- 基于的Virtex -E改进的特性
架构
- 无限在系统重新编程
- 极低的成本
表1：
的Spartan- IIE FPGA家庭成员
逻辑
细胞
1,728
2,700
3,888
5,292
6,912
典型
系统门范围
（逻辑和RAM ）
23,000 - 50,000
37,000 - 100,000
52,000 - 150,000
71,000 - 200,000
93,000 - 300,000
CLB
ARRAY
（R X C）
16 x 24
20 x 30
24 x 36
28 x 42
32 x 48
总
个CLB
384
600
864
1,176
1,536
最大
可用的
用户I / O
182
202
263
289
329
最大
迪FF erential
I / O对
84
86
114
120
120
分布
RAM位
24,576
38,400
55,296
75,264
98,304
块
RAM位
32K
40K
48K
56K
64K
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
www.xilinx.com
1-800-255-7778
1
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
R
总体概述
了Spartan- IIE系列FPGA有规律的，灵活的，
可配置逻辑块的可编程架构
（ CLB）是由可编程的周边包围
输入/输出模块（IOB ） 。有四种延迟锁定
环（DLL ），一个在模具的每一个角落。两列
块RAM趴在管芯的相对侧之间的
个CLB和IOB列。这些功能元件是
由一个强大灵活的路由互连层次
通道（见
图1）。
的Spartan- IIE FPGA是通过加载的配置定制
化数据到内部静态存储单元。无限重现
编程周期是可能的，这种方法。存储
在这些单元格的值确定的逻辑功能及其内部
在FPGA中实现nections 。配置数据
从外部串行PROM读取（主串行模式） ，
或写入到FPGA中从串行，并行的奴隶，或
边界扫描模式。赛灵思XC17S00A PROM系列
推荐的Spartan -IIE的串行配置
FPGA中。该XC18V00可重编程PROM家庭
推荐用于并行或串行配置。
的Spartan- IIE FPGA中通常用于大批量应用程序
阳离子其中一个快速的可编程解决方案的通用性
增加了效益。的Spartan- IIE FPGA是理想的缩短
产品开发周期，同时提供具有成本效益的
溶液用于大批量生产。
的Spartan- IIE FPGA中实现高性能，低成本
通过先进的架构和semiconduc-操作
器技术。的Spartan- IIE设备提供系统时钟
率超过200兆赫。的Spartan- IIE FPGA提供最
同时保持前缘具有成本效益的解决方案， per-
性能。除了常规的好处
高容量的可编程逻辑解决方案的Spartan- IIE
FPGA还提供片同步的单端口，并
双口RAM （块和分布式的形式） ， DLL时钟driv-
器，可编程的设置和重置所有触发器，快速进位
逻辑，和许多其他功能。
的Spartan- IIE系列相比的Spartan- II
家庭
更高的密度和更大的I / O
更高的性能
独特的引出线在具有成本效益的产品的
差分信号
- LVDS ， LVDS总线，LVPECL
V
CCINT
= 1.8V
- 低功耗
- 5V容限100
外部电阻
- 3V宽容直接
PCI ， LVTTL和LVCMOS2输入缓冲器供电所
V
CCO
而不是V
CCINT
独特的大码流
DLL
DLL
块RAM
块RAM
DLL
I / O逻辑
DS077_01_102201
图1：
基本的Spartan -IIE系列FPGA框图
2
www.xilinx.com
1-800-255-7778
块RAM
DLL
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
块RAM
R
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
的Spartan- IIE产品供货
表2
显示可用于封装和速度级别
的Spartan- IIE系列器件。
表3
示出了最大
表2：
的Spartan- IIE封装和速度等级可用性
引脚
TYPE
设备
XC2S50E
CODE
-6
-7
XC2S100E
-6
-7
XC2S150E
-6
-7
XC2S200E
-6
-7
XC2S300E
-6
-7
144
塑料TQFP
TQ144
C，我
(C)
C，我
(C)
-
-
-
-
-
-
208
塑料PQFP
PQ208
C，我
(C)
C，我
(C)
（ C，I ）
(C)
C，我
(C)
C，我
(C)
256
精细间距BGA
FT256
C，我
(C)
C，我
(C)
（ C，I ）
(C)
C，我
(C)
C，我
(C)
456
精细间距BGA
FG456
-
-
C，我
(C)
（ C，I ）
(C)
C，我
(C)
C，我
(C)
用户I /可用的设备和用户的数目上锇
I / O的可用于每个器件/封装组合。
注意事项：
1. C =商用，T
J
= 0°至+ 85 ℃; I =工业，T
J
= -40 ° C至+ 100°C
2.括号内的产品尚未发布。联系销售可用性。
表3：
的Spartan- IIE用户I / O表
用户I / O根据封装类型
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
最大
用户I / O
182
202
263
289
329
TQ144
102
102
-
-
-
PQ208
146
146
146
146
146
FT256
182
182
182
182
182
FG456
-
202
263
289
329
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
www.xilinx.com
1-800-255-7778
3
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
R
订购信息
例如：
设备类型
速度等级
XC2S50E -6 PQ 208
温度范围
引脚数
套餐类型
设备订购选项
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
速度等级
-6标准性能
-7更高的性能
引脚的封装类型/数量
TQ144
144引脚塑封薄型QFP
温度范围（T
J
)
C =商用
I =工业
0 ° C至+ 85°C
-40 ° C至+ 100°C
PQ208 208引脚塑料QFP
FT256
FG456
256球精细间距BGA
456球精细间距BGA
修订历史
版本号
1.0
日期
11/15/01
Xilinx最初版本。
描述
了Spartan- IIE系列数据手册
DS077-1,
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
（模块1 ）
DS077-2,
的Spartan- IIE 1.8V FPGA系列：
功能说明
（模块2 ）
DS077-3,
的Spartan- IIE 1.8V FPGA系列：
DC和开关特性
（模块3 ）
DS077-4,
的Spartan- IIE 1.8V FPGA系列：
接脚分布表
（ 4单元）
4
www.xilinx.com
1-800-255-7778
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
0
R
的Spartan- IIE FPGA系列
数据表
0
0
产品speci fi cation
DS077 2008年6月18日
本文件包含的所有四个模块的斯巴达
-IIE FPGA的数据表。
模块1 ：
介绍和订购信息
DS077-1 （ V2.3 ） 2008年6月18日
介绍
特点
总体概述
产品供货
用户I / O表
订购信息
模块三：
DC和开关特性
DS077-3 （ V2.3 ） 2008年6月18日
DC特定网络阳离子
- 绝对最大额定值
- 推荐工作条件
- 直流特性
- 上电要求
- DC输入和输出电平
开关特性
- 引脚至引脚参数
- IOB开关特性
- 时钟分布特征
- DLL时序参数
- CLB开关特性
- 块RAM开关特性
- TBUF开关特性
- JTAG开关特性
- 配置开关特性
模块二：
功能说明
DS077-2 （ V2.3 ） 2008年6月18日
建筑描述
- 的Spartan- IIE阵列
- 输入/输出模块
- 可配置逻辑块
- 块RAM
- 时钟分配：延迟锁定环
- 边界扫描
开发系统
CON组fi guration
模块四：
接脚分布表
DS077-4 （ 2.3 ） 2008年6月18日
引脚德网络nitions
接脚分布表
重要注意事项：
了Spartan- IIE FPGA数据表是四个模块。每个模块都有自己的版本历史的
结束。使用PDF "Bookmarks" ，导航更方便本卷。
2003-2008 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定品牌均属Xilinx公司所有其他的商标。
商标是其各自所有者的财产。
DS077 2008年6月18日
产品speci fi cation
www.xilinx.com
1
R
的Spartan- IIE FPGA系列：
简介和订购
信息
0
产品speci fi cation
·
快速接口，外部RAM
DS077-1 （ V2.3 ） 2008年6月18日
介绍
斯巴达
-IIE现场可编程门阵列系列
为用户提供了高性能，丰富的逻辑资源，
以及丰富的功能设置，都在一个非常低的价格。该
7口之家提供的密度范围从5万
60万系统门，如图
表1中。
系统per-
性能会受到支持超过200兆赫。
其特点包括RAM块（到288K位） ，分布式RAM
（以221,184位） ， 19可选的I / O标准，和四
的DLL （延迟锁定环） 。快速，可预测的互连
是指连续的设计迭代不断满足
定时要求。
了Spartan- IIE系列是一个更好的选择
掩模编程的ASIC。该FPGA可避免的初始投资成本，
漫长的开发周期，以及固有风险
传统的ASIC。此外， FPGA的可编程许可证
设计升级，在现场没有更换硬件
必要（与ASIC的是不可能的） 。
特点
第二代ASIC的替代技术
- 密度高达15552个逻辑单元具有高达
60万系统门
- 基于的Virtex改进的特性
-E FPGA
架构
- 无限在系统重新编程
- 极低的成本
- 成本效益的0.15微米工艺
系统级功能
- SelectRAM 分层存储：
·
16位/ LUT的分布式RAM
·
可配置的4K位真双端口RAM块
典型
系统门范围
（逻辑和RAM ）
23,000 - 50,000
37,000 - 100,000
52,000 - 150,000
71,000 - 200,000
93,000 - 300,000
145,000 - 400,000
210,000 - 600,000
CLB
ARRAY
（R X C）
16 x 24
20 x 30
24 x 36
28 x 42
32 x 48
40 x 60
48 x 72
充分3.3V PCI兼容64位，在66 MHz和
的CardBus兼容
- 低功率分段的路由架构
- 高速运算的专用进位逻辑
- 高效倍频支持
- 梯级链宽输入功能
- 丰富的寄存器/锁存器中启用，设置，复位
- 先进的时钟控制四个专用的DLL
·
消除时钟分配延迟
·
乘法，除法，或相移
- 小学四低偏移全局时钟分配网络
- IEEE 1149.1兼容的边界扫描逻辑
通用的I / O和封装
- 无铅封装选项
- 在所有可用的密度低成本封装
- 在普通家庭包兼容性的足迹
- 19高性能接口标准
·
LVTTL ， LVCMOS ， HSTL ， SSTL ， AGP ， CTT ， GTL
·
LVDS和LVPECL差分I / O
- 最多205差分I / O对能够被输入，
输出或双向
- 热插拔I / O（ CompactPCI的友好）
核心逻辑供电电压为1.8V和I / O供电电压为1.5V ，
2.5V ， 3.3V或
通过强大的Xilinx全力支持
ISE
发展
系统
- 全自动映射，布局和布线
- 集成了设计输入和验证工具
- 广泛的IP库，包括DSP功能和
软处理器
-
表1：
的Spartan- IIE FPGA家庭成员
逻辑
细胞
1,728
2,700
3,888
5,292
6,912
10,800
15,552
总
个CLB
384
600
864
1,176
1,536
2,400
3,456
最大
可用的
用户I / O
(1)
182
202
265
289
329
410
514
最大
迪FF erential
I / O对
83
86
114
120
120
172
205
分布
RAM位
24,576
38,400
55,296
75,264
98,304
153,600
221,184
块RAM
位
32K
40K
48K
56K
64K
160K
288K
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
注意事项：
1.用户I / O数量，包括四个全局时钟/用户的输入引脚。查看详细信息
表2中，第5页
2003-2008 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定品牌均属Xilinx公司所有其他的商标。
商标是其各自所有者的财产。
DS077-1 （ V2.3 ） 2008年6月18日
产品speci fi cation
www.xilinx.com
3
的Spartan- IIE FPGA系列：介绍和订购信息
R
总体概述
了Spartan- IIE系列FPGA有规律的，灵活的，
可配置逻辑块的可编程架构
（ CLB）是由可编程的周边包围
输入/输出模块（IOB ） 。有四种延迟锁定
环（DLL ），一个在模具的每一个角落。两列
块RAM趴在管芯的相对侧之间的
个CLB和IOB列。该XC2S400E有四个同事
UMNS和XC2S600E有块RAM六列。
这些功能元件是由一个强大的互连
多才多艺的布线通道的层次结构（见
图1）。
的Spartan- IIE FPGA是通过加载的配置定制
化数据到内部静态存储单元。无限重现
编程周期是可能的，这种方法。存储
在这些单元格的值确定的逻辑功能及其内部
在FPGA中实现nections 。配置数据
从外部串行PROM读取（主串行模式） ，
或写入到FPGA中从串行，并行的奴隶，或
边界扫描模式。 Xilinx提供多种类型的
低成本配置解决方案，包括平台
Flash在系统可编程配置PROM 。
的Spartan- IIE FPGA中通常用于大批量应用程序
阳离子其中一个快速的可编程解决方案的通用性
增加了效益。的Spartan- IIE FPGA是理想的缩短
产品开发周期，同时提供具有成本效益的
溶液用于大批量生产。
DLL
的Spartan- IIE FPGA中实现高性能，低成本
通过先进的架构和semiconduc-操作
器技术。的Spartan- IIE设备提供系统时钟
率超过200兆赫。除了常规的苯并
高容量的可编程逻辑解决方案efits ，请不要过多
TAN- IIE FPGA还提供了片上同步单端口
和双端口RAM （块和分布式的形式） ， DLL时钟
驱动程序，可编程设置和重置所有触发器，快
进位逻辑和许多其他功能。
的Spartan- IIE系列相比的Spartan- II
家庭
更高的密度和更大的I / O
更高的性能
独特的引出线在具有成本效益的产品的
差分信号
- LVDS ， LVDS总线，LVPECL
V
CCINT
= 1.8V
- 低功耗
- 5V容限用外部电阻
- 3V宽容直接
PCI ， LVTTL和LVCMOS2输入缓冲器供电所
V
CCO
而不是V
CCINT
独特的大码流
DLL
块RAM
个CLB
个CLB
块RAM
个CLB
个CLB
DLL
I / O逻辑
DS077_01_052102
图1：
基本的Spartan -IIE系列FPGA框图
4
www.xilinx.com
块RAM
DLL
块RAM
DS077-1 （ V2.3 ） 2008年6月18日
产品speci fi cation
R
的Spartan- IIE FPGA系列：介绍和订购信息
的Spartan- IIE产品供货
表2
示出了最大用户I / O设备和用户I / O可用于每个数上可用的
器件/封装组合。
表2：
的Spartan- IIE FPGA的用户I / O表
用户I / O根据封装类型
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
最大
用户I / O
182
202
265
289
329
410
514
TQ144
TQG144
102
102
-
-
-
-
-
PQ208
PQG208
146
146
146
146
146
-
-
FT256
FTG256
182
182
182
182
182
182
-
FG456
FGG456
-
202
265
289
329
329
329
FG676
FGG676
-
-
-
-
-
410
514
注意事项：
1.用户I / O数量，包括四个全局时钟/用户的输入引脚。
DS077-1 （ V2.3 ） 2008年6月18日
产品speci fi cation
www.xilinx.com
5
0
R
的Spartan- IIE 1.8V FPGA系列：
简介和订购
信息
0
DS077-1 （ V1.0 ） 2001年11月15日
0
初步产品规格
系统级功能
- SelectRAM + 分层存储：
·
16位/ LUT的分布式RAM
·
可配置的4K位真双端口RAM块
·
快速接口，外部RAM
- 全3.3V PCI兼容64位的66 MHz和
的CardBus兼容
- 低功率分段的路由架构
- 验证/可观性完全回读能力
- 高速运算的专用进位逻辑
- 高效倍频支持
- 梯级链宽输入功能
- 丰富的寄存器/锁存器中启用，设置，复位
- 先进的时钟控制四个专用的DLL
- 小学四低偏移全局时钟分配网络
- IEEE 1149.1兼容的边界扫描逻辑
通用的I / O和封装
- 在所有可用的密度低成本封装
- 在普通家庭包兼容性的足迹
- 19高性能接口标准，包括
LVDS和LVPECL
- 最多120差分I / O对能够被输入，
输出或双向
- 零保持时间，简化系统定时
通过强大的Xilinx ISE开发完全支持
系统
- 全自动映射，布局和布线
- 集成了设计输入和验证工具
介绍
斯巴达 -IIE 1.8V现场可编程门阵列
系列为用户提供了高性能，丰富的逻辑
资源，以及丰富的功能设置，都在一个非常低的
价格。五口之家提供的密度范围从
5万到30万系统门，如图
表1中。
系
TEM的性能支持超过200兆赫。
的Spartan- IIE器件提供更多的门，I / O和特点
每美元比其他的FPGA结合先进的亲
塞斯技术，采用了流线型的架构基础上
经过验证的Virtex -E平台。其特点包括块RAM
（以64K位） ，分布式RAM （至98,304位） ，可选择19
I / O标准，以及四个DLL （延迟锁定环） 。速度快，
可预测的互连意味着连续的设计iter-
ations继续满足定时要求。
了Spartan- IIE系列是一个更好的选择
掩模编程的ASIC。该FPGA可避免的初始投资成本，
漫长的开发周期，以及固有风险
传统的ASIC。此外， FPGA的可编程许可证
设计升级，在现场没有更换硬件
必要（与ASIC的是不可能的） 。
特点
第二代ASIC的替代技术
- 密度高达6912个逻辑单元具有高达
30万系统门
- 基于的Virtex -E改进的特性
架构
- 无限在系统重新编程
- 极低的成本
表1：
的Spartan- IIE FPGA家庭成员
逻辑
细胞
1,728
2,700
3,888
5,292
6,912
典型
系统门范围
（逻辑和RAM ）
23,000 - 50,000
37,000 - 100,000
52,000 - 150,000
71,000 - 200,000
93,000 - 300,000
CLB
ARRAY
（R X C）
16 x 24
20 x 30
24 x 36
28 x 42
32 x 48
总
个CLB
384
600
864
1,176
1,536
最大
可用的
用户I / O
182
202
263
289
329
最大
迪FF erential
I / O对
84
86
114
120
120
分布
RAM位
24,576
38,400
55,296
75,264
98,304
块
RAM位
32K
40K
48K
56K
64K
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
www.xilinx.com
1-800-255-7778
1
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
R
总体概述
了Spartan- IIE系列FPGA有规律的，灵活的，
可配置逻辑块的可编程架构
（ CLB）是由可编程的周边包围
输入/输出模块（IOB ） 。有四种延迟锁定
环（DLL ），一个在模具的每一个角落。两列
块RAM趴在管芯的相对侧之间的
个CLB和IOB列。这些功能元件是
由一个强大灵活的路由互连层次
通道（见
图1）。
的Spartan- IIE FPGA是通过加载的配置定制
化数据到内部静态存储单元。无限重现
编程周期是可能的，这种方法。存储
在这些单元格的值确定的逻辑功能及其内部
在FPGA中实现nections 。配置数据
从外部串行PROM读取（主串行模式） ，
或写入到FPGA中从串行，并行的奴隶，或
边界扫描模式。赛灵思XC17S00A PROM系列
推荐的Spartan -IIE的串行配置
FPGA中。该XC18V00可重编程PROM家庭
推荐用于并行或串行配置。
的Spartan- IIE FPGA中通常用于大批量应用程序
阳离子其中一个快速的可编程解决方案的通用性
增加了效益。的Spartan- IIE FPGA是理想的缩短
产品开发周期，同时提供具有成本效益的
溶液用于大批量生产。
的Spartan- IIE FPGA中实现高性能，低成本
通过先进的架构和semiconduc-操作
器技术。的Spartan- IIE设备提供系统时钟
率超过200兆赫。的Spartan- IIE FPGA提供最
同时保持前缘具有成本效益的解决方案， per-
性能。除了常规的好处
高容量的可编程逻辑解决方案的Spartan- IIE
FPGA还提供片同步的单端口，并
双口RAM （块和分布式的形式） ， DLL时钟driv-
器，可编程的设置和重置所有触发器，快速进位
逻辑，和许多其他功能。
的Spartan- IIE系列相比的Spartan- II
家庭
更高的密度和更大的I / O
更高的性能
独特的引出线在具有成本效益的产品的
差分信号
- LVDS ， LVDS总线，LVPECL
V
CCINT
= 1.8V
- 低功耗
- 5V容限100
外部电阻
- 3V宽容直接
PCI ， LVTTL和LVCMOS2输入缓冲器供电所
V
CCO
而不是V
CCINT
独特的大码流
DLL
DLL
块RAM
块RAM
DLL
I / O逻辑
DS077_01_102201
图1：
基本的Spartan -IIE系列FPGA框图
2
www.xilinx.com
1-800-255-7778
块RAM
DLL
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
块RAM
R
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
的Spartan- IIE产品供货
表2
显示可用于封装和速度级别
的Spartan- IIE系列器件。
表3
示出了最大
表2：
的Spartan- IIE封装和速度等级可用性
引脚
TYPE
设备
XC2S50E
CODE
-6
-7
XC2S100E
-6
-7
XC2S150E
-6
-7
XC2S200E
-6
-7
XC2S300E
-6
-7
144
塑料TQFP
TQ144
C，我
(C)
C，我
(C)
-
-
-
-
-
-
208
塑料PQFP
PQ208
C，我
(C)
C，我
(C)
（ C，I ）
(C)
C，我
(C)
C，我
(C)
256
精细间距BGA
FT256
C，我
(C)
C，我
(C)
（ C，I ）
(C)
C，我
(C)
C，我
(C)
456
精细间距BGA
FG456
-
-
C，我
(C)
（ C，I ）
(C)
C，我
(C)
C，我
(C)
用户I /可用的设备和用户的数目上锇
I / O的可用于每个器件/封装组合。
注意事项：
1. C =商用，T
J
= 0°至+ 85 ℃; I =工业，T
J
= -40 ° C至+ 100°C
2.括号内的产品尚未发布。联系销售可用性。
表3：
的Spartan- IIE用户I / O表
用户I / O根据封装类型
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
最大
用户I / O
182
202
263
289
329
TQ144
102
102
-
-
-
PQ208
146
146
146
146
146
FT256
182
182
182
182
182
FG456
-
202
263
289
329
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
www.xilinx.com
1-800-255-7778
3
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
R
订购信息
例如：
设备类型
速度等级
XC2S50E -6 PQ 208
温度范围
引脚数
套餐类型
设备订购选项
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
速度等级
-6标准性能
-7更高的性能
引脚的封装类型/数量
TQ144
144引脚塑封薄型QFP
温度范围（T
J
)
C =商用
I =工业
0 ° C至+ 85°C
-40 ° C至+ 100°C
PQ208 208引脚塑料QFP
FT256
FG456
256球精细间距BGA
456球精细间距BGA
修订历史
版本号
1.0
日期
11/15/01
Xilinx最初版本。
描述
了Spartan- IIE系列数据手册
DS077-1,
的Spartan- IIE 1.8V FPGA系列：介绍和订购信息
（模块1 ）
DS077-2,
的Spartan- IIE 1.8V FPGA系列：
功能说明
（模块2 ）
DS077-3,
的Spartan- IIE 1.8V FPGA系列：
DC和开关特性
（模块3 ）
DS077-4,
的Spartan- IIE 1.8V FPGA系列：
接脚分布表
（ 4单元）
4
www.xilinx.com
1-800-255-7778
DS077-1 （ V1.0 ） 2001年11月15日
初步产品规格
QQ：2880707522 复制
