R
的Spartan- IIE FPGA系列：功能描述。
从PROM 。一的Spartan- IIE器件从串行模式
应连接如图所示，用于从第三设备
离开了。从串行模式通过一个<11x>的模式
销（ M0，M1， M2）。在模式引脚的弱上拉
使从串行的默认模式，如果这些引脚不整合
连接的。
串行比特流必须设置在DIN输入引脚
的外部gener-每个上升沿之前很短的时间
ated CCLK 。
时序从串模式显示在
图24中的
第49页。
初始化后，
变高
用户装入一张
CON组fi guration
对下位
CCLK上升沿
完
CON组fi guration
数据文件？
No
链
在从串行模式下多个FPGA可以菊花链
用于从单个源的配置。经过FPGA是
配置的，用于下一个设备的数据被发送到DOUT引脚。
关于CCLK的上升沿DOUT引脚的变化数据。
注意在CCLK的下降沿的DOUT变化
赛灵思的一些家庭，而且混合菊花链是允许的。
配置必须延迟，直到所有的INIT引脚
菊花链FPGA是高。欲了解更多信息，请参阅
启动时，第23页。
数据可以被发送到DOUT的最大量
引脚串行菊花链2
20
-1 （ 1048575 ） 32位字，
或33554400比特，这大约是8 XC2S600E比特
流。下游的配置比特流
设备仅限于这个尺寸。
3.3V
是的
为了CRC校验
DS001_14_032300
图18：
加载串行模式配置数据
从串模式
在从串模式下， FPGA的CCLK引脚由驱动
外部源，从而允许对FPGA进行配置，从
其它逻辑装置，如微处理器或一
菊花链CON组fi guration 。
图19
显示了连接
大师系列FPGA配置从串行FPGA
3.3V
1.8V
3.3V
3.3V
1.8V
M0 M1
M2
V
CCO
V
CCINT
DOUT
3.3 K
M0 M1
M2
DIN
CCLK
V
CC
CLK
V
CCO
V
CCINT
DOUT
的Spartan- IIE
（大师系列）
CCLK
DIN
节目
DONE
INIT
赛灵思
舞会
首席执行官
的Spartan- IIE
（从）
数据
CE
RESET / OE
节目
DONE
INIT
GND
GND
GND
节目
DS077-2_04_061708
注意事项：
1.如果DriveDone配置选项不激活任何的FPGA ，拉起完成了一个330
Ω
电阻器。
图19 ：
主/从串行配置电路图
DS077-2 （ V2.3 ） 2008年6月18日
产品speci fi cation
www.xilinx.com
25
