R
的Spartan- IIE FPGA系列：功能描述。
了Spartan- IIE FPGA LUT也可以提供一个16位的移位
注册，非常适合拍摄高速或突发模式
数据。这种模式也可以被用于存储在应用数据
系统蒸发散，如数字信号处理。
可配置逻辑块
了Spartan- IIE FPGA CLB的基本构建块是
逻辑单元（ LC） 。一个LC包括一个4输入的函数发生器，
进位逻辑和存储元件。从功能的输出
在每个LC化发电机驱动CLB输出或
触发器的D输入端。每次的Spartan- IIE FPGA CLB CON-
tains 4信用证，组织了两个类似的片;单个片
示于
图6 。
除了四个基本信用证，斯巴达-IIE FPGA CLB
包含逻辑，结合函数发生器提供
五六输入功能。
存储元件
在Spartan -IIE FPGA切片存储元件可以
配置既可以作为边沿触发的D型触发器或作为
电平敏感锁存器。在D输入可通过两种驱动
片内或直接从片函数发生器
输入，绕过函数发生器。
除了时钟和时钟使能信号，每个片
具有同步置位和复位信号（ SR和BY ） 。 SR
强制存储元件进入初始化状态试样
在配置田间它。通过将其部队进入对面
状态。或者，这些信号可以被配置为
异步操作。
所有的控制信号独立地是可逆的，并且是
由片内的两个触发器共享。
查找表
的Spartan- IIE FPGA函数发生器实现为
4输入查找表（LUT ） 。除了操作为
函数发生器，每一个查找表可以提供一个16× 1位的同步
异步的RAM 。此外，片内的两个LUT
可以被组合以创建一个16 ×2位或32 ×1位的同步
异步的RAM ，或16× 1位的双端口同步RAM 。
DS077-2 （ V2.3 ） 2008年6月18日
产品speci fi cation
www.xilinx.com
13
