位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第211页 > OR2T15A-7J84 > OR2T15A-7J84 PDF资料 > OR2T15A-7J84 PDF资料1第15页
数据表
1999年6月
ORCA
2系列的FPGA
锁存器/触发器
在PFU的四个锁存器/农民田间学校可应用的领域中使用
ETY的CON连接gurations 。在一些情况下， CON组fi guration
选项适用于在PFU所有四个锁存器/农民田间学校。为
其他选项，每个锁存器/ FF独立编程
梅布尔。
表4总结了这些锁存/ FF选项。该
锁存器/农民田间学校可以CON组fi gured为正或
负电平敏感的锁存器，或正或负的
边沿触发FL IP- FL欢声笑语。在一个给定的PFU所有锁存器/ FFs的
共用相同的时钟，时钟到这些锁存器/
FFs的可以反转。输入到每个锁存器/ FF是
从任一对应QLUT输出（ F [ 3：0] ），或
直接数据输入（WD [3:0 ]）。对于闩锁/农民田间学校位于
在PLC的两个外圈，附加输入是
可能。这些额外的输入是来自快速通道
位于太平洋岛国的同一行或列中的I / O焊盘
该PLC的。如果闩锁/ FF不位于两个外
该PLC的戒指，锁存/ FF输入，也可以绑
逻辑0 ，这是默认的。这四个锁存器/ FF输出，
Q [ 3：0] ，可以被放置在网络连接已经PFU的输出，O- [4：0 ] 。
表4. CON组fi guration RAM控制锁存器/
触发器操作
功能
LSR操作
时钟极性
前端选择
LSR优先
锁存/ FF模式
置位/复位模式
可编程逻辑单元
（续）
WE
A4
写脉冲
发电机
HLUTA
WR
WPE
CIN ， C0
F3
Q
WA [3 ：0]的
RA [3：0 ]
WD [1：0 ]
WA [ 3 ： 0 ] A [ 3 ： 0 ]
Q
F2
SSPM输出
Q
WD [1：0 ]的WD [ 1：0]
Q
HLUTB
WR
F1
F0
SDPM输出
RA [3：0 ] B [ 3：0]
WA [3 ：0]的
RA [3：0 ]
WD [1：0 ]
5-4641(F).r1
图17. SDPM模式- 16× 2同步
双端口存储器
该系列2设备添加第二个同步的
被称为知性内存模式
同步双
存储器端口
（ SDPM ）模式。这种模式写入数据
成同步地以相同的方式存储
以前的SSPM模式描述。该SDPM
模式的不同之处在于两个独立的16× 2记忆
在每个PFU一样WE， WPE创建
写入数据（WD [1 ：0]） ，和写地址（ WA [3： 0]）
输入，如图17所示。
HLUTA的输出端（F [3： 2]）的操作方式相同
他们在SSPM模式的读地址来
直接从A [3：0 ]输入，用于创建
锁存的写地址。 HLUTB的输出端（F [1： 0]）的
操作在一个双端口模式，其中写地址
来自A的锁存版本[3：0 ] ，读出
地址直接来自RA [3：0 ]，它被输入上
B[3:0].
因为写入地址的外部多路复用和
读地址是不需要的，极其快速随机存取存储器可以
被创建。需要一个新的系统应用
两种不同的异步时钟之间的接口
也可以使用SDPM模式下实现。一
例的，这是通过创造的FIFO来完成
其中一个时钟控制数据的同步写
到FIFO中，而且在其他的时钟控制所述读出
处理以允许读取数据的从任何时间
FIFO。
选项
异步或同步
非反相或倒置
直接（WD [3:0 ] ），或者从查找表
(F[3:0])
无论是LSR或CE优先
锁存器或IP- FL佛罗里达州运
设置或重置
常见的功能在PFU所有锁存器/农民田间学校
功能分别设置在每个锁存器/ FF在PFU
在一个PFU的四个锁存器/ FFs的共用时钟（ CK）
时钟使能（CE ） ，以及本地置位/复位（LSR）的输入。
当CE被禁用，每个锁存器/ FF保持之前
主频时的价值。两个时钟使能和LSR
输入可以被反转为低电平。
朗讯科技公司
15
