位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2453页 > MPC8323CVRADDCA > MPC8323CVRADDCA PDF资料 > MPC8323CVRADDCA PDF资料1第80页
文档修订历史记录
25.2
最热
部件被标记为在所示的例子中
图46 。
MPCnnnnetppaaar
核心/ MHZ平台
ATWLYYWW
CCCCC
*MMMMM
YWWLAZ
PBGA
笔记
:
ATWLYYWW是追踪代码。
CCCCC是国家代码。
MMMMM是屏蔽号码。
YWWLAZ是国内组装的追踪代码。
图46.飞思卡尔部分的PBGA器件标识
26文档修订历史记录
表67
提供了一个修订历史这个硬件规格。
表67.文档修订历史记录
启示录
号
3
日期
12/2009
实质性的改变（S ）
对于注4去除引用来自
表1中。
额外
图2
in
第2.1.2节， “电源电压规格。
添加符号为T
A
in
表2中。
添加脚注2
表2中。
添加笔记
第4节， “时钟时序
对上升/下降的QE输入引脚的时间。
修改CLKIN ， PCI_CLK上升/下降时间参数
表8 。
吨改性最小值
MCK
in
表19 。
改进
图43 。
对于ce_clk计算公式修改
第22.3节， “系统时钟域。
添加笔记
第22.4节， “系统PLL配置。
除去从信号ECID_TMODE_IN
表55 。
除去RST信号的所有引用
表55 。
2
4/2008
删除了图2和图3的过冲和下冲电压规格
第2.1.2节“供电
电压规范“
和脚注4和图5从
表1中。
纠正QUIESCE信号是在输出信号
表55 。
增加了对GVDD （ 1.8 V ）列 - DDR2 - 以
表6
用0.212 -W的典型功耗。
增加
图4
DDR输入时序图。
删除CE_TRB *和CE_PIO *从信号
表55 。
增加了三个本地总线交流规格
表30
（占空比，抖动，输入时钟之间的延迟
本地总线时钟） 。
添加的行中
表2
说明结温范围为0 105 下进行。
修改
第2.2节“上电顺序， ”
包括PORESET要求。
MPC8323E的PowerQUICC II Pro的集成通信处理器系列硬件规格，第3版
80
飞思卡尔半导体公司
