LTC1065
APPLICATI
4
3
f
CLK
变化归一化
针对其使用25 ℃的值（％ ）
S I FOR ATIO
T
A
= –40°C
V
S
=
±5V
V
S
=
±7.5V
T
A
= 85°C
V
S
=
±7.5V
C = 200pF的
V
S
=
±2.5V
2
1
0
–1
–2
–3
–4
0
V
S
=
±2.5V
V
S
=
±5V
100
300
400
200
时钟频率（千赫）
500
1065 F05
图5. F
CLK
与温度
0.80
0.75
0.70
0.65
0.60
0.55
0.50
0.45
0.40
0.5
1.0
2.0
2.5
1.5
时钟频率（MHz）
3.0
1065 F06
f
CLK
= K / RC
C = 10pF的
T
A
= 25°C
K
V
S
=
±7.5V
V
S
=
±5V
V
S
=
±2.5V
图6. F
CLK
VS
0.80
0.75
0.70
0.65
0.60
0.55
0.50
0.45
0.40
0.5
V
S
=
±2.5V
1.0
2.0
2.5
1.5
时钟频率（MHz）
3.0
1065 F07
f
CLK
= K / RC
C = 10pF的
T
A
= 70°C
K
V
S
=
±7.5V
V
S
=
±5V
图7. F
CLK
VS
1065fb
U
一个4pf的寄生电容，假设在与并行
外部10pF的电容。一
±1%
时钟频率的变化
从设备到设备可以预期的。在2MHz的时钟
频率高于设计通常会漂流到1.74MHz的
70℃（图7）。
该LTC1065的内部时钟可以通过重写
外部时钟提供的外部时钟源可以
驱动定时电容器C ，它是从所连接的
时钟输入引脚接地。
输出失调
直流输出的LTC1065的偏移被修整为
通常小于
±1mV.
修剪完成在V
S
=
±5V.
为了获得最佳的直流偏置性能，拨款
吃了PC布局技术应该用于和过滤器IC
应焊接到PC板。套接字将降低
输出直流用一般1mV的偏移量。输出的DC偏移
是时钟输出引脚4的耦合敏感（N-
包）到负电源引脚3 （N包） 。
负电源引脚应充分去耦。当
表面贴装封装时，所有的NC引脚应
接地。当输出DC电压测量
一个电压表，过滤器的输出引脚应该被缓冲。长
应避免测试线。
与固定电源，输出直流偏移不应该
通过以上改变
±100V
在10Hz至1MHz的时钟
频率变化。当过滤器的时钟频率是
固定时，输出的直流偏移通常通过改变 - 的4mV
（为2mV ）当电源来自不同
±5V
to
±7.5V
（ ± 2.5V ） 。见典型性能特性。
共模抑制
所述的共模抑制被定义为的变化
输出的DC偏移相对于所述直流变化
输入电压施加到过滤器。
CMR = 20log （ ΔV
OS OUT
/V
IN
）（ dB）的
表3示出的共模抑制三
电源和三种温度。常见
如果输出的偏移调节到模抑制改善
大约0V 。输出失调可以通过调节
引脚8 （N包） 。见典型应用。
W
U
UO
9
