的eX系列FPGA
引脚说明
CLKA / B
路由时钟A和B
TCK ， I / O
测试时钟
这些引脚的时钟输入，时钟分配
网络。输入电平与标准TTL电平兼容
或LVTTL规格。之前的时钟输入缓冲
以计时的R-细胞。如果不使用，该引脚必须设置
低或高的主板。它不能悬空。
GND
地
测试时钟输入诊断探头和设备
编程。在灵活的方式， TCK变得活跃
当TMS引脚设置为低电平（参见
表1-4
第1-9页） 。
该引脚为I / O时，
边界扫描状态机到达“的逻辑复位”
状态。
TDI ， I / O
测试数据输入
低电源电压。
HCLK
专用（硬线）
阵列时钟
该引脚的时钟输入顺序的模块。输入
水平与标准的TTL或LVTTL兼容
规格。这个输入被直接连接到每个R小区
并提供时钟速度独立的R的数目
驱动单元。如果不使用，该引脚必须设为低
或HIGH在黑板上。它不能悬空。
I / O
输入/输出
串行输入边界扫描测试和诊断
探测。在柔性模式下， TDI是活动的时候TMS引脚
置低（参照
表1-4 1-9页） 。
该引脚
作为一个I / O时的边界扫描状态
机达到了“逻辑复位”状态。
TDO ， I / O
测试数据输出
在I / O引脚的功能为输入，输出，三态，或
双向缓冲。基于特定的配置，
输入和输出电平与标准兼容的
TTL或LVTTL规格。未使用的I / O引脚
由Designer软件会自动进入三态。
LP
低功耗引脚
串行输出的边界扫描测试。在灵活的方式，
TDO激活时， TMS引脚设置为低电平（参见
表1-4 1-9页） 。
该引脚为I / O时，
边界扫描状态机到达"logic
reset"状态。当硅资源管理器正在被使用， TDO
将作为一个输出，当"checksum"命令是
运行。它会返回到用户I / O时"checksum"是
完整的。
TMS
测试模式选择
控制EX设备的低功耗模式。该
装置被放置在所述低功率模式通过连接
在LP引脚为逻辑高电平。在低功耗模式下，所有的I / O都
三态，所有的输入缓冲器被断开，并且该芯
该装置的断开。要退出低功耗模式，
在LP引脚必须设置为低。该器件进入低
800毫微秒后功率模式的唱片引脚被驱动到逻辑
HIGH 。它将恢复正常操作200
s
在LP后
引脚被驱动到逻辑低。 LP引脚不应该离开
浮动。在正常的操作条件下它应该是
通过10 kΩ的电阻连接到GND 。
NC
无连接
TMS管脚控制使用IEEE 1149.1的
边界扫描引脚（ TCK ， TDI ， TDO ， TRST ） 。在灵活
当TMS引脚设置为低电平，模式的TCK ，TDI和
TDO引脚是边界扫描引脚（参照
表1-4
第1-9页） 。
一旦边界扫描引脚处于测试模式，
他们会保持在这个模式下，直到内部
边界扫描状态机到达“的逻辑复位”
状态。在这一点上，所述边界扫描销将
释放和将用作普通的I / O引脚。在“逻辑
复位“状态，达到5 TCK周期后， TMS引脚
置高。在专用的测试模式下， TMS功能
在IEEE 1149.1规格说明。
TRST ， I / O
边界扫描复位引脚
该管脚没有连接到该装置内的电路。
这些引脚可被驱动到任何电压或可留
浮动的装置的操作没有任何影响。
PRA / PRB ， I / O
探头A / B
探头销从任何用户可用于输出数据
在装置内定义的设计节点。该诊断
销可以被独立地或一起使用同
其他探针，以便实时诊断输出
在装置内的任何信号通路。该探针可以
用作用户定义的I / O时，验证已
完成。该引脚的探头功能可以
永久禁用保护编程设计
保密性。
一旦它被配置为JTAG复位引脚，该引脚TRST
作为一个低电平有效的输入异步
初始化或复位边界扫描电路。 TRST管脚
配备有一个内部上拉电阻。该引脚
作为一个I / O时的“保留JTAG复位引脚”是
在Designer软件不选。
V
CCI
电源电压
电源电压的I / O 。
V
CCA
电源电压
电源电压为阵。
1 -2 6
v4.3
