的eX系列FPGA
表1-20
的eX系列时序特性
（最坏情况下的商业条件V
CCA
= 2.3 V ，T
J
= 70°C)
“ -P ”速度
参数
描述
分钟。
马克斯。
“标准”速度
分钟。
马克斯。
“ -F ”速度
分钟。
马克斯。
单位
2.5 V LVCMOS输出模块时序
1
(V
CCI
= 2.3 V)
t
DLH
t
DHL
t
DHLS
t
ENZL
t
ENZLS
t
ENZH
t
ENLZ
t
ENHZ
d
TLH
d
THL
d
临时小贩牌照
数据到垫低到高
数据到PAD高电平变为低电平
数据到PAD高至低 - 低转换
能到PAD ，Z为L
能到PAD Z到L-摆低
能到PAD ，Z与H
能到PAD ，L到Z
能到PAD ，H到Z
三角洲延迟与负载低到高
三角洲延迟与负载高至低
三角洲延迟与负载高至低 - 低摆
3.3
3.5
11.6
2.5
11.8
3.4
2.1
2.4
0.034
0.016
0.05
4.7
5.0
16.6
3.6
16.9
4.9
3.0
5.67
0.046
0.022
0.072
6.6
7.0
23.2
5.1
23.7
6.9
4.2
7.94
0.066
0.05
0.1
ns
ns
ns
ns
ns
ns
ns
ns
NS / PF
NS / PF
NS / PF
3.3 V LVTTL输出模块时序
1
(V
CCI
= 3.0 V)
t
DLH
t
DHL
t
DHLS
t
ENZL
t
ENZLS
t
ENZH
t
ENLZ
t
ENHZ
d
TLH
d
THL
d
临时小贩牌照
数据到垫低到高
数据到PAD高电平变为低电平
数据到PAD高至低 - 低转换
能到PAD ，Z为L
能到PAD Z到L-摆低
能到PAD ，Z与H
能到PAD ，L到Z
能到PAD ，H到Z
三角洲延迟与负载低到高
三角洲延迟与负载高至低
三角洲延迟与负载高至低 - 低摆
2.8
2.7
9.7
2.2
9.7
2.8
2.8
2.6
0.02
0.016
0.05
4.0
3.9
13.9
3.2
13.9
4.0
4.0
3.8
0.03
0.022
0.072
5.6
5.4
19.5
4.4
19.6
5.6
5.6
5.3
0.046
0.05
0.1
ns
ns
ns
ns
ns
ns
ns
ns
NS / PF
NS / PF
NS / PF
5.0 V TTL输出模块时序
*
(V
CCI
= 4.75 V)
t
DLH
t
DHL
t
DHLS
t
ENZL
t
ENZLS
t
ENZH
t
ENLZ
数据到垫低到高
数据到PAD高电平变为低电平
数据到PAD高至低 - 低转换
能到PAD ，Z为L
能到PAD Z到L-摆低
能到PAD ，Z与H
能到PAD ，L到Z
2.0
2.6
6.8
1.9
6.8
2.1
3.3
2.9
3.7
9.7
2.7
9.8
3.0
4.8
4.0
5.2
13.6
3.8
13.7
4.1
6.6
ns
ns
ns
ns
ns
ns
ns
注意：
*基于35 pF的加载延迟。
v4.3
1-25
