汽车的eX系列FPGA
表1-17
的eX系列时序特性
（最坏情况下的汽车条件，V
CCA
= 2.3 V ，T
J
= 125°C)
'标准'。速度
参数
t
IRD4
t
IRD8
t
IRD12
t
HCKH
t
HCKL
t
HPWH
t
HPWL
t
HCKSW
t
HP
f
HMAX
t
RCKH
t
RCKL
t
RCKH
t
RCKL
t
RCKH
t
RCKL
t
RPWH
t
RPWL
t
RCKSW3
t
RCKSW3
t
RCKSW3
t
DLH
t
DHL
t
DHLS
注意事项：
1.对于双宏模块，使用吨
PD
+ t
RD1
+ t
PDN
, t
RCO
+ t
RD1
+ t
PDN
或T
PD1
+ t
RD1
+ t
SUD
，适当的指令。
2.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应该被用于估计
器件的性能。布线后的时序分析或模拟需要确定实际的最坏情况下的性能。
作为时钟网络变得更加重仓3.时钟歪斜得到改善。
4.延误基于35 pF的负载。
描述
FO = 4路由延迟
FO = 8路由延迟
FO = 12路由延迟
分钟。
马克斯。
1.1
1.9
2.8
单位
ns
ns
ns
专用（硬线）阵列时钟网络
输入从低到高
（垫到R-单元格输入）
输入前高后低
（垫到R-单元格输入）
最小脉冲宽度高
最小脉冲宽度低
最大倾斜
最小周期
最大频率
4.0
250
2.0
2.0
0.1
1.8
1.8
ns
ns
ns
ns
ns
ns
兆赫
路由阵列时钟网络
输入低电平到高电平（轻载）
（垫到R-单元格输入）
输入高电平变为低电平（轻载）
（垫到R-单元格输入）
投入低到高（ 50 ％负载）
（垫到R-单元格输入）
输入高电平变为低电平（ 50 ％负载）
（垫到R-单元格输入）
投入低到高（ 100 ％负载）
（垫到R-单元格输入）
输入高电平变为低电平（ 100 ％负载）
（垫到R-单元格输入）
分钟。脉冲宽度高
分钟。脉冲宽度低
最大偏移（轻载）
最大斜度（ 50 ％负载）
最大斜度（ 100 ％负载）
2.0
2.0
0.3
0.2
0.1
1.6
1.6
1.9
1.9
2.3
2.3
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2.5 V LVCMOS2输出模块时序
4
(V
CCI
= 2.3 V)
数据到垫低到高
数据到PAD高电平变为低电平
数据到PAD高至低 - 低转换
5.9
6.3
20.8
ns
ns
ns
1 -2 2
v3.2
